基于FPGA的NVMe接口设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 缩略语对照表 | 第10-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 课题研究背景 | 第14页 |
| 1.2 国内外现状及发展趋势 | 第14-17页 |
| 1.2.1 存储介质的进步 | 第14-15页 |
| 1.2.2 主控芯片的进步 | 第15-16页 |
| 1.2.3 国内PCIe电子盘应用 | 第16-17页 |
| 1.3 工业标准的接口方案 | 第17-18页 |
| 1.4 本文结构安排 | 第18-20页 |
| 第二章 NVMe技术分析 | 第20-36页 |
| 2.1 扩展总线的定义 | 第20页 |
| 2.2 PCI Express总线技术分析 | 第20-25页 |
| 2.2.1 总线架构 | 第21-22页 |
| 2.2.2 分层体系 | 第22-24页 |
| 2.2.3 PIO与BMD | 第24页 |
| 2.2.4 中断处理 | 第24-25页 |
| 2.3 对存储器逻辑接口的定义 | 第25-26页 |
| 2.4 NVM Express技术分析 | 第26-36页 |
| 2.4.1 NVMe特性 | 第26-29页 |
| 2.4.2 NVMe队列 | 第29-30页 |
| 2.4.3 NVMe指令 | 第30-32页 |
| 2.4.4 NVMe指令集 | 第32-36页 |
| 第三章 实现方案 | 第36-48页 |
| 3.1 项目分工 | 第36-37页 |
| 3.2 硬件分析 | 第37-41页 |
| 3.2.1 可编程SoC方案 | 第37-39页 |
| 3.2.2 Zynq-7000简介 | 第39-41页 |
| 3.3 关键技术分析 | 第41-48页 |
| 3.3.1 开发工具 | 第41-43页 |
| 3.3.2 AMBA AXI4 | 第43-48页 |
| 第四章 接口控制器设计 | 第48-70页 |
| 4.1 PL中的逻辑设计 | 第48-59页 |
| 4.1.1 LogiCORE IP | 第49-54页 |
| 4.1.2 PCIe BAR IP核 | 第54-56页 |
| 4.1.3 MSI中断IP核 | 第56-57页 |
| 4.1.4 PL部分总结 | 第57-59页 |
| 4.2 PS中的软件设计 | 第59-70页 |
| 4.2.1 裸板开发 | 第60-61页 |
| 4.2.2 驱动分析 | 第61-63页 |
| 4.2.3 数据结构 | 第63-66页 |
| 4.2.4 主进程 | 第66-69页 |
| 4.2.5 PS部分总结 | 第69-70页 |
| 第五章 仿真与验证 | 第70-82页 |
| 5.1 自定义IP核的验证 | 第70-74页 |
| 5.1.1 PCIe BAR IP核的验证 | 第70-72页 |
| 5.1.2 MSI中断IP核的验证 | 第72-74页 |
| 5.2 软件功能验证 | 第74-82页 |
| 5.2.1 验证目标 | 第74-75页 |
| 5.2.2 验证方案 | 第75-77页 |
| 5.2.3 验证结果 | 第77-82页 |
| 第六章 结束和展望 | 第82-84页 |
| 参考文献 | 第84-86页 |
| 致谢 | 第86-87页 |
| 作者简介 | 第87-88页 |
