基于Zynq的雷达信号处理器验证平台设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景 | 第15-16页 |
| 1.2 课题的研究来源及意义 | 第16-17页 |
| 1.3 论文的主要工作及内容安排 | 第17-19页 |
| 1.3.1 本文的主要工作 | 第17页 |
| 1.3.2 本文的内容安排 | 第17-19页 |
| 第二章 功能验证方法 | 第19-29页 |
| 2.1 SoC功能验证方法 | 第19-22页 |
| 2.1.1 软件仿真 | 第19-20页 |
| 2.1.2 形式验证 | 第20-21页 |
| 2.1.3 软硬件协同验证 | 第21-22页 |
| 2.2 软硬件协同验证可执行模型 | 第22-24页 |
| 2.2.1 处理器建模方式 | 第22-23页 |
| 2.2.2 IP模块建模方式 | 第23-24页 |
| 2.3 Zynq-7000 SoC | 第24-28页 |
| 2.3.1 Zynq体系结构 | 第24-26页 |
| 2.3.2 PS和PL接口 | 第26页 |
| 2.3.3 Zynq启动方式 | 第26-27页 |
| 2.3.4 AXI总线协议 | 第27-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第三章 PD雷达信号处理器验证平台的设计与实现 | 第29-55页 |
| 3.1 PD雷达信号处理器 | 第29-35页 |
| 3.1.1 雷达处理器工作流程 | 第29-30页 |
| 3.1.2 PD雷达信号处理器关键IP核 | 第30-35页 |
| 3.2 验证平台设计目标 | 第35-36页 |
| 3.2.1 PD雷达信号处理器验证内容 | 第35-36页 |
| 3.2.2 验证平台的设计目标 | 第36页 |
| 3.3 软硬件协同验证平台可执行模型的选择 | 第36-38页 |
| 3.4 开发板选择 | 第38-39页 |
| 3.5 验证平台设计实现方案 | 第39-52页 |
| 3.5.1 验证平台层次结构 | 第39-40页 |
| 3.5.2 验证平台应用层 | 第40-41页 |
| 3.5.3 验证平台系统层 | 第41-42页 |
| 3.5.4 验证平台驱动层 | 第42-46页 |
| 3.5.5 验证平台硬件接口层 | 第46-49页 |
| 3.5.6 验证平台DUV层 | 第49-52页 |
| 3.6 验证平台工作流程 | 第52-54页 |
| 3.7 本章小结 | 第54-55页 |
| 第四章 PD雷达信号处理器验证 | 第55-69页 |
| 4.1 验证工具 | 第55-56页 |
| 4.2 PD雷达信号处理器验证 | 第56-67页 |
| 4.2.1 DDC模块验证 | 第56-58页 |
| 4.2.2 PC模块验证 | 第58-61页 |
| 4.2.3 MTD模块验证 | 第61-64页 |
| 4.2.4 整体验证 | 第64-67页 |
| 4.3 本章小结 | 第67-69页 |
| 第五章 总结与展望 | 第69-71页 |
| 5.1 工作总结 | 第69页 |
| 5.2 展望 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 致谢 | 第75-77页 |
| 作者简介 | 第77-78页 |
