2.5Gb/s全数字时钟数据恢复电路的设计及宽范围数控振荡器的研究
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题背景 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 研究内容与结构安排 | 第10-12页 |
| 第2章 时钟数据恢复电路简介 | 第12-20页 |
| 2.1 相位噪声与抖动及其关系 | 第12-14页 |
| 2.1.1 相位噪声 | 第12-13页 |
| 2.1.2 抖动 | 第13-14页 |
| 2.1.3 相位噪声与抖动的关系 | 第14页 |
| 2.2 锁相环型CDR基本结构与抖动分析 | 第14-17页 |
| 2.2.1 基本结构 | 第14-15页 |
| 2.2.2 抖动分析 | 第15-17页 |
| 2.3 常见的时钟数据恢复电路 | 第17-20页 |
| 2.3.1 开环结构的时钟数据恢复电路 | 第17页 |
| 2.3.2 基于过采样的时钟数据恢复电路 | 第17-18页 |
| 2.3.3 基于差值结构的时钟数据恢复电路 | 第18-20页 |
| 第3章 全数字时钟数据恢复电路原理 | 第20-30页 |
| 3.1 全数字时钟数据恢复电路的基本结构 | 第20-24页 |
| 3.1.1 线性鉴相器 | 第20页 |
| 3.1.2 线性鉴相器型锁相环路 | 第20-21页 |
| 3.1.3 非线性鉴相器 | 第21-22页 |
| 3.1.4 非线性鉴相器锁相环路 | 第22-23页 |
| 3.1.5 线性鉴相器与非线性鉴相器的区别 | 第23-24页 |
| 3.2 非线性鉴相器锁相环路的数学模型 | 第24-27页 |
| 3.3 环路滤波器系数与输出时钟抖动的关系 | 第27-30页 |
| 第4章 全数字时钟数据恢复电路的设计 | 第30-50页 |
| 4.1 整体的结构及设计流程 | 第30-31页 |
| 4.2 半速率鉴相器电路 | 第31-33页 |
| 4.3 数字鉴频器与概率增强电路 | 第33-35页 |
| 4.3.1 传统的数字频率检测器电路结构 | 第33-35页 |
| 4.3.2 概率增强电路的设计 | 第35页 |
| 4.4 频率搜索、相位锁定与抖动压缩模块的设计 | 第35-38页 |
| 4.4.1 频率搜索模块 | 第35页 |
| 4.4.2 快速相位锁定模块 | 第35-37页 |
| 4.4.3 抖动压缩模块 | 第37-38页 |
| 4.5 数控振荡器的设计 | 第38-41页 |
| 4.6 锁定指示器的设计 | 第41-42页 |
| 4.7 分接电路的设计 | 第42-43页 |
| 4.8 全数字时钟数据恢复电路的版图设计与后仿真 | 第43-48页 |
| 4.8.1 全数字时钟数据恢复电路版图设计要点 | 第43-44页 |
| 4.8.2 版图设计 | 第44-45页 |
| 4.8.3 后仿真 | 第45-48页 |
| 4.9 测试方案 | 第48-50页 |
| 第5章 宽范围数控振荡器的设计 | 第50-60页 |
| 5.1 振荡器概述 | 第50-52页 |
| 5.1.1 振荡器原理 | 第50-51页 |
| 5.1.2 振荡器的常用结构 | 第51-52页 |
| 5.2 反相器延时单元的设计 | 第52-53页 |
| 5.3 数控振荡器结构的设计 | 第53-54页 |
| 5.4 数控振荡器分辨率及调谐位数的设计 | 第54-55页 |
| 5.5 数控振荡器的版图设计与后仿真 | 第55-60页 |
| 5.5.1 版图设计要点 | 第55页 |
| 5.5.2 版图设计 | 第55-56页 |
| 5.5.3 后仿真 | 第56-60页 |
| 第6章 总结与展望 | 第60-62页 |
| 参考文献 | 第62-64页 |
| 致谢 | 第64-66页 |
| 攻读硕士学位期间发表的论文 | 第66页 |
