| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·研究背景 | 第7-9页 |
| ·移动通信技术的发展 | 第7-9页 |
| ·长期演进技术 LTE | 第9页 |
| ·差错控制编码及 Turbo 码 | 第9-11页 |
| ·差错控制编码的发展 | 第9-10页 |
| ·Turbo 码的提出 | 第10-11页 |
| ·Turbo 码的发展历史及研究现状 | 第11页 |
| ·论文主要工作和内容安排 | 第11-13页 |
| 第二章 LTE 标准下 Turbo 码的编码原理 | 第13-25页 |
| ·Turbo 编码器的组成 | 第13-17页 |
| ·分量编码器的选择 | 第14页 |
| ·交织器的设计 | 第14-16页 |
| ·归零处理 | 第16-17页 |
| ·Turbo 码的删余处理 | 第17页 |
| ·LTE 标准下的 Turbo 码的编码器结构 | 第17-23页 |
| ·LTE 标准下的 Turbo 码编码 | 第17-19页 |
| ·Turbo 码的迫零处理 | 第19页 |
| ·Turbo 码的内交织器 | 第19-20页 |
| ·Turbo 码的速率匹配 | 第20-23页 |
| ·子块交织器 | 第21-22页 |
| ·比特收集 | 第22-23页 |
| ·删余处理 | 第23页 |
| ·小结 | 第23-25页 |
| 第三章 LTE 标准下 Turbo 码的译码原理 | 第25-49页 |
| ·Turbo 码译码器的基本原理 | 第25-26页 |
| ·分量码的译码算法 | 第26-35页 |
| ·MAP 算法 | 第27-34页 |
| ·LOG_MAP 译码算法 | 第34-35页 |
| ·MAX_LOG_MAP 译码算法 | 第35页 |
| ·基于 Radix-4 的 MAX_LOG_MAP 算法 | 第35-42页 |
| ·Turbo 码的性能分析与仿真 | 第42-47页 |
| ·分组长度对 Turbo 码性能的影响 | 第43-44页 |
| ·迭代次数对 Turbo 码性能的影响 | 第44-45页 |
| ·运算量对 Turbo 码性能的影响 | 第45页 |
| ·码率对 Turbo 码性能的影响 | 第45-46页 |
| ·不同译码算法对 Turbo 码性能的影响 | 第46-47页 |
| ·小结 | 第47-49页 |
| 第四章 LTE 标准下 Turbo 码的 FPGA 实现 | 第49-71页 |
| ·FPGA 的软件环境及芯片选择 | 第49-50页 |
| ·硬件实现的参数和系统模型 | 第50-51页 |
| ·Turbo 码编码器的设计与实现 | 第51-56页 |
| ·分块模块 | 第51-53页 |
| ·Turbo 码编码模块 | 第53-56页 |
| ·RSC 分量编码器硬件实现 | 第53-54页 |
| ·QPP 交织器及解交织器的设计 | 第54-55页 |
| ·PCCC 编码的实现 | 第55-56页 |
| ·速率匹配模块 | 第56-59页 |
| ·子块交织 | 第56-57页 |
| ·比特收集 | 第57-58页 |
| ·删余处理 | 第58-59页 |
| ·接收数据的量化 | 第59-60页 |
| ·Turbo 码的译码器的 FPGA 实现 | 第60-66页 |
| ·SISO 子译码器的设计 | 第60-62页 |
| ·译码过程中的溢出处理 | 第62-63页 |
| ·MAX_LOG_MAP 算法的 FPGA 实现 | 第63-66页 |
| ·译码器的 FPGA 测试及设计结果 | 第66-69页 |
| ·译码器的 FPGA 测试 | 第66-68页 |
| ·译码器 FPGA 的设计结果 | 第68-69页 |
| ·小结 | 第69-71页 |
| 第五章 总结 | 第71-73页 |
| 致谢 | 第73-75页 |
| 参考文献 | 第75-79页 |
| 附录 A | 第79-82页 |