多核数字信号处理平台的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·研究背景和意义 | 第7-8页 |
| ·国内外研究现状 | 第8-11页 |
| ·论文的内容安排 | 第11-13页 |
| 第二章 系统设计方案 | 第13-25页 |
| ·系统需求分析 | 第13-14页 |
| ·DSP芯片的选择 | 第14-18页 |
| ·FPGA芯片的选择 | 第18-20页 |
| ·多核信号处理平台设计方案 | 第20-21页 |
| ·信号处理平台的VPX体系架构 | 第21-23页 |
| ·本章小结 | 第23-25页 |
| 第三章 平台主要模块的电路设计 | 第25-43页 |
| ·系统电源模块设计 | 第25-34页 |
| ·系统功耗分析 | 第25-28页 |
| ·系统电源设计方案 | 第28-31页 |
| ·系统电源的上电顺序 | 第31-34页 |
| ·系统时钟模块设计 | 第34-38页 |
| ·时钟需求分析 | 第34-35页 |
| ·时钟芯片AD9516-4 简介 | 第35-36页 |
| ·时钟方案及电路设计 | 第36-38页 |
| ·DDR3 存储器模块设计 | 第38-41页 |
| ·DDR3 技术综述 | 第38页 |
| ·TMS320C6678 的DDR3 控制器 | 第38-39页 |
| ·DDR3 存储器模块设计 | 第39-41页 |
| ·本章小结 | 第41-43页 |
| 第四章 高速数据传输模块的实现 | 第43-57页 |
| ·平台Rapid IO通信的实现 | 第43-51页 |
| ·Rapid IO互连协议及关键技术 | 第44-46页 |
| ·基于DSP的Rapid IO实现 | 第46-47页 |
| ·基于FPGA的Rapid IO实现 | 第47-49页 |
| ·信号处理平台上的SRIO互连 | 第49-51页 |
| ·信号处理平台与主机的PCIe连接 | 第51-56页 |
| ·PCIe总线概述 | 第51-52页 |
| ·TMS320C66678 的PCIe接口 | 第52-53页 |
| ·信号处理品平台的PCIe连接 | 第53-56页 |
| ·本章小结 | 第56-57页 |
| 第五章 多核数字信号处理器的软件开发 | 第57-67页 |
| ·TMS320C6678 的多核共享资源 | 第57-61页 |
| ·存储器资源分配 | 第57-58页 |
| ·C6678 的EDMA资源 | 第58-59页 |
| ·C6678 的硬件信号量 | 第59-60页 |
| ·C6678 的IPC中断 | 第60-61页 |
| ·多核FFT的软件方案和实现 | 第61-66页 |
| ·多核FFT的软件方案 | 第61-63页 |
| ·多核FFT的软件设计流程 | 第63-64页 |
| ·程序占用存储空间分析 | 第64页 |
| ·程序运行时间分析 | 第64-66页 |
| ·本章小结 | 第66-67页 |
| 结束语 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-74页 |
| 硕士期间研究成果 | 第74-75页 |
