| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-12页 |
| ·课题研究的背景和意义 | 第9-10页 |
| ·论文结构和主要工作 | 第10-12页 |
| 第二章 EPON和WDM-PON的基本工作原理 | 第12-17页 |
| ·PON技术简介和应用现状 | 第12-13页 |
| ·10G-EPON的工作原理简介 | 第13-14页 |
| ·WDM PON的工作原理简介 | 第14-15页 |
| ·本章小结 | 第15-17页 |
| 第三章 支持对称10GBPS WDM-EPON结构及方案 | 第17-21页 |
| ·10G WDM-EPON的系统总体结构 | 第17-18页 |
| ·基于10G-EPON的PHY层硬件系统方案 | 第18-19页 |
| ·本章小结 | 第19-21页 |
| 第四章 高速电路硬件设计理论介绍 | 第21-34页 |
| ·硬件设计流程简要说明 | 第21页 |
| ·高速电路设计概念 | 第21-22页 |
| ·高速信号的完整性分析 | 第22-33页 |
| ·高速电路设计反射分析 | 第22-27页 |
| ·反射的基本概念和形成原因 | 第23-24页 |
| ·抑制反射的常用方案 | 第24-27页 |
| ·高速电路设计串扰分析 | 第27-32页 |
| ·串扰基本概念及形成根源 | 第27-31页 |
| ·减小串扰的一般规则 | 第31-32页 |
| ·高速电路设计开关噪声分析 | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 第五章 设计高速信号复用/解复用 | 第34-61页 |
| ·高速信号复用/解复用模块的必要性及功能介绍 | 第34-35页 |
| ·设计10G-SERDES高速信号的收发模块 | 第35-42页 |
| ·芯片选型和VSC8479-01功能介绍 | 第35-37页 |
| ·VSC8479-01外围电路的设计 | 第37-42页 |
| ·数据/时钟接口的互连设计 | 第37-41页 |
| ·主要相关引脚的外部配置 | 第41-42页 |
| ·串口可编程控制 | 第42页 |
| ·设计时钟模块 | 第42-46页 |
| ·芯片选型和AD9520功能介绍 | 第42-43页 |
| ·AD9520-1外围电路的设计和相关寄存器配置说明 | 第43-45页 |
| ·利用软件进行仿真 | 第45-46页 |
| ·串口可编程控制 | 第46页 |
| ·控制器的选择和控制程序的设计 | 第46-50页 |
| ·ATMEGA128L功能介绍 | 第47页 |
| ·引脚互连电路的匹配设计 | 第47-48页 |
| ·AVR单片机程序的开发编译环境简介 | 第48-50页 |
| ·电源的设计 | 第50-57页 |
| ·芯片选型和LTC3025/LTC3026功能介绍 | 第50-51页 |
| ·解复/解复用电路板中电源的需求分析 | 第51-53页 |
| ·LTC3025供电AD9520 | 第53-55页 |
| ·LTC3026供电VSC8479-01 | 第55-57页 |
| ·复用/解复用电路PCB板设计 | 第57-60页 |
| ·板材的选择和层次设计 | 第57-58页 |
| ·布局和布线 | 第58-60页 |
| ·本章小结 | 第60-61页 |
| 第六章 实验系统的调试和结果分析 | 第61-65页 |
| 第七章 总结与展望 | 第65-67页 |
| ·总结 | 第65页 |
| ·展望 | 第65-67页 |
| 参考文献 | 第67-68页 |
| 附录 | 第68-70页 |
| 致谢 | 第70-71页 |
| 攻读学位期间发表或已录用的学术论文 | 第71页 |
