摘要 | 第1-4页 |
Abstract | 第4-8页 |
第一章 绪论 | 第8-16页 |
·雷达概念 | 第8页 |
·雷达发展史 | 第8-9页 |
·雷达的应用 | 第9-10页 |
·船用导航雷达 | 第10页 |
·船用导航雷达的发展 | 第10-13页 |
·当今船用导航雷达的特点 | 第12-13页 |
·国外研究现状分析 | 第13页 |
·国内研究现状分析 | 第13页 |
·本文研究内容 | 第13-16页 |
·课题的背景和意义 | 第13-14页 |
·本文的内容和结构 | 第14-16页 |
第二章 雷达简介 | 第16-20页 |
·脉冲雷达 | 第16-17页 |
·雷达主要组成 | 第17-18页 |
·测距原理 | 第18-19页 |
·测方位原理 | 第19页 |
·小节 | 第19-20页 |
第三章 船用导航雷达 | 第20-26页 |
·船用导航雷达发展简史 | 第20页 |
·船用导航雷达组成 | 第20-22页 |
·船用导航雷达性能 | 第22-23页 |
·作用距离 | 第22页 |
·分辨力 | 第22-23页 |
·导航雷达定位 | 第23页 |
·导航雷达引航 | 第23-24页 |
·相对运动显示方式 | 第23-24页 |
·真运动显示方式 | 第24页 |
·避让标绘 | 第24-25页 |
·人工标绘 | 第24页 |
·自动雷达标绘仪 | 第24-25页 |
·小结 | 第25-26页 |
第四章 船用导航雷达的整体系统设计 | 第26-32页 |
·船用导航雷达系统 | 第26-29页 |
·船用导航雷达电源 | 第26页 |
·船用导航雷达天线 | 第26-27页 |
·雷达显示器 | 第27-28页 |
·SD 存储卡 | 第28-29页 |
·嵌入式导航雷达核心板设计 | 第29-31页 |
·ARM9 芯片-S3C2410 | 第29-30页 |
·DSP 芯片-Blackfin532 | 第30页 |
·FPGA 芯片-Cyclone II | 第30-31页 |
·小结 | 第31-32页 |
第五章 超外差式接收机 | 第32-38页 |
·雷达接收机原理 | 第32-33页 |
·船用导航雷达接收机 | 第33-37页 |
·混频器 | 第33-36页 |
·AFC 电路 | 第36-37页 |
·增益控制和海浪抑制 | 第37页 |
·小结 | 第37-38页 |
第六章 低成本FPGA-CYCLONE II | 第38-43页 |
·可编程逻辑器件 | 第38-39页 |
·PAL/GAL | 第38页 |
·CPLD | 第38页 |
·FPGA | 第38-39页 |
·CYCLONE II | 第39-42页 |
·Cyclone II 性能 | 第39-41页 |
·Cyclone II 器件的适用配置器件 | 第41-42页 |
·Cyclone II 器件封装和用户I/O 管脚数 | 第42页 |
·小结 | 第42-43页 |
第七章 DDR SDRAM 存储器 | 第43-54页 |
·DDR SDRAM 存储器 | 第43-44页 |
·DDR SDRAM 的时序 | 第44-47页 |
·DDR SDRAM 读时序 | 第44-45页 |
·DDR SDRAM 写时序 | 第45页 |
·FPGA 与DDR SDRAM 接口设计 | 第45-47页 |
·DDR 控制器模块 | 第47-50页 |
·DDR SDRAM 控制器锁相环端口 | 第48-50页 |
·DDR 控制器命令 | 第50页 |
·极坐标/直角坐标转换 | 第50-51页 |
·雷达数据极坐标读写DDR SDRAM | 第51-53页 |
·小结 | 第53-54页 |
第八章 VGA 显示器接口 | 第54-64页 |
·VGA 控制接口 | 第54页 |
·模块划分与模块功能定义 | 第54-55页 |
·VGA 时序分析 | 第55-60页 |
·光栅扫描 | 第55-57页 |
·VGA 时序的VHDL 实现 | 第57-60页 |
·电子海图与雷达信息叠加功能的实现 | 第60-62页 |
·雷达图象与电子海图的叠加原理 | 第60页 |
·在电子海图上叠加显示ARPA 数据 | 第60-61页 |
·其它雷达信息在电子海图上叠加显示 | 第61-62页 |
·船用导航雷达显示结果 | 第62页 |
·VGA 显示器在雷达图像显示中的应用 | 第62-63页 |
·小结 | 第63-64页 |
结束语 | 第64-65页 |
参考文献 | 第65-67页 |
附录 | 第67-68页 |
致谢 | 第68-69页 |
详细摘要 | 第69-72页 |