| 摘要 | 第1-7页 |
| Abstract | 第7-12页 |
| 第一章 绪论 | 第12-24页 |
| ·ESD 及其产生的损伤 | 第12-14页 |
| ·片内ESD 保护 | 第14-15页 |
| ·保护器件与工作机理 | 第15-21页 |
| ·电阻 | 第16页 |
| ·二极管 | 第16-17页 |
| ·NMOS 晶体管 | 第17-20页 |
| ·可控硅整流器(SCR) | 第20-21页 |
| ·几种ESD 电流传导方式的比较 | 第21页 |
| ·论文主要研究工作 | 第21-24页 |
| 第二章 ESD 测试模型与失效种类 | 第24-36页 |
| ·ESD 模型与工业测试标准 | 第24-30页 |
| ·人体模型(HBM) | 第25-27页 |
| ·机器模型(MM) | 第27-29页 |
| ·器件充电模型(CDM) | 第29-30页 |
| ·ESD 失效种类 | 第30-32页 |
| ·破坏性失效 | 第31页 |
| ·潜在损伤 | 第31-32页 |
| ·传输线脉冲(TLP)测量方法 | 第32-35页 |
| ·TLP 测量系统 | 第33页 |
| ·自建TLP 测试系统 | 第33-35页 |
| ·本章小结 | 第35-36页 |
| 第三章 超深亚微米CMOS 器件的ESD 混合模式仿真 | 第36-62页 |
| ·传统的ESD 设计方法 | 第36-39页 |
| ·试验－纠错法 | 第37页 |
| ·有限的仿真方法 | 第37-39页 |
| ·混合模式仿真方法 | 第39-42页 |
| ·仿真校准 | 第42-43页 |
| ·半导体器件内部载流子的输运性质 | 第43-46页 |
| ·分布函数和玻耳兹曼方程 | 第43-44页 |
| ·弱电场输运和漂移－扩散模型 | 第44-45页 |
| ·强电场本地输运 | 第45页 |
| ·输运性质的瞬变和非本地输运 | 第45-46页 |
| ·ESD 仿真模型 | 第46-55页 |
| ·非本地输运和能量驰豫时间模型 | 第47-51页 |
| ·蒙特卡罗仿真 | 第51-53页 |
| ·非本地碰撞离化模型 | 第53-55页 |
| ·器件仿真与结果分析 | 第55页 |
| ·分析TLP 脉冲各参数对GGNMOS 器件的影响 | 第55-60页 |
| ·失效机理及仿真模型 | 第56-57页 |
| ·仿真器件结构和电路形式 | 第57页 |
| ·仿真结果和讨论 | 第57-60页 |
| ·本章小结 | 第60-62页 |
| 第四章 超深亚微米工艺ESD 保护器件特性 | 第62-80页 |
| ·超深亚微米器件的ESD 失效 | 第63-64页 |
| ·Silicide 工艺NMOSFET 的源端热击穿 | 第64-72页 |
| ·半导体器件内部的热产生机制 | 第64-65页 |
| ·源漏寄生电阻 | 第65-67页 |
| ·源漏电流集中效应 | 第67-70页 |
| ·仿真分析与讨论 | 第70-72页 |
| ·Non--Silicided NMOSFET 特性 | 第72-79页 |
| ·Silicide 与Silicide-block 工艺的影响 | 第73-75页 |
| ·DCGS 和SCGS 的影响 | 第75-77页 |
| ·不同沟道长度的影响 | 第77-79页 |
| ·本章小结 | 第79-80页 |
| 第五章 ESD 潜在损伤与特性 | 第80-100页 |
| ·氧化层及界面陷阱 | 第81-83页 |
| ·热载流子注入机制 | 第82页 |
| ·界面陷阱 | 第82-83页 |
| ·氧化层陷阱 | 第83页 |
| ·DC－Snapback 应力引起的潜在损伤特性研究 | 第83-90页 |
| ·器件特性退化与Snapback 应力时间的关系 | 第84-85页 |
| ·缺陷的类型及其特性 | 第85-89页 |
| ·Snapback 损伤与热载流子损伤的关联 | 第89-90页 |
| ·损伤对氧化层完整性的影响 | 第90-95页 |
| ·氧化层陷阱对氧化层完整性的影响 | 第90-92页 |
| ·潜在损伤的位置 | 第92-95页 |
| ·脉冲应力引起的损伤 | 第95-99页 |
| ·温度对pn 结电流的影响 | 第95-98页 |
| ·脉冲 Snapback 应力下器件退化的温度关系 | 第98-99页 |
| ·本章小结 | 第99-100页 |
| 第六章 超深亚微米ESD 保护结构的版图设计与优化 | 第100-116页 |
| ·ESD 保护策略分析 | 第100-102页 |
| ·ESD 保护结构的应用环境 | 第102-103页 |
| ·版图结构设计与优化 | 第103-115页 |
| ·超深亚微米CMOS 工艺MOS 器件ESD 失效模式概述 | 第103-104页 |
| ·ESD 箝位晶体管的版图设计 | 第104-108页 |
| ·ML_UTM0318 芯片ESD 保护结构的设计 | 第108-113页 |
| ·版图实现和验证 | 第113-115页 |
| ·本章小结 | 第115-116页 |
| 第七章 结束语 | 第116-119页 |
| ·本文的主要贡献 | 第116-118页 |
| ·将来的工作 | 第118-119页 |
| 致谢 | 第119-120页 |
| 参考文献 | 第120-130页 |
| 论文期间研究成果 | 第130-131页 |
