IPSec安全芯片的设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·网络安全及其现状 | 第8-9页 |
| ·IPSec安全芯片的项目背景 | 第9-10页 |
| ·国内外研究发展动态 | 第10-11页 |
| ·论文的研究内容和章节安排 | 第11-12页 |
| 第二章 IPSec安全芯片的结构设计 | 第12-31页 |
| ·IPSec安全体系 | 第12-19页 |
| ·认证头协议(AH) | 第14-15页 |
| ·封装安全载荷协议(ESP) | 第15-16页 |
| ·数据包的处理流程 | 第16-19页 |
| ·IPSec安全协议与模式的改进 | 第19-23页 |
| ·工作模式的简化 | 第19-20页 |
| ·安全协议的简化 | 第20-21页 |
| ·IPSec协议安全性能的改进 | 第21页 |
| ·改进后的 IPSec体系模型 | 第21-23页 |
| ·IPSec安全芯片 | 第23-28页 |
| ·安全网卡 | 第24-25页 |
| ·IPSec安全芯片的功能模型 | 第25-26页 |
| ·IPSec安全芯片的整体结构 | 第26-28页 |
| ·IPSec安全芯片的 FPGA实现方案 | 第28-31页 |
| ·FPGA开发流程 | 第28-29页 |
| ·FPGA的设计语言和工具 | 第29页 |
| ·FPGA的验证方案 | 第29-31页 |
| 第三章 身份和消息认证算法与处理流程 | 第31-41页 |
| ·单向散列函数 | 第31-32页 |
| ·消息认证码 | 第32页 |
| ·SHA-2算法 | 第32-36页 |
| ·对SHA-2算法的改进 | 第36-38页 |
| ·扩大消息分组长度 | 第36页 |
| ·安全散列值计算 | 第36-37页 |
| ·变换原始逻辑函数 | 第37-38页 |
| ·变换压缩函数逻辑结构 | 第38页 |
| ·密钥散列函数HMAC | 第38-41页 |
| 第四章 HMAC-SHA-35算法的FPGA实现 | 第41-56页 |
| ·SHA-35算法的FPGA实现 | 第41-50页 |
| ·I/O端口 | 第41页 |
| ·具体实现 | 第41-47页 |
| ·综合、仿真、验证 | 第47-50页 |
| ·性能分析 | 第50页 |
| ·HMAC-SHA-35的FPGA实现 | 第50-56页 |
| ·整体结构 | 第50-52页 |
| ·I/O端口 | 第52页 |
| ·综合、仿真、验证 | 第52-56页 |
| 第五章 散列算法硬件实现优化研究 | 第56-69页 |
| ·现有优化方法 | 第56页 |
| ·优化方法之一:展开并行化与流水线操作结合 | 第56-61页 |
| ·优化方法之二:降低数据宽度 | 第61-64页 |
| ·优化方法之三:输出模块优化 | 第64-66页 |
| ·优化方法之四:高效加法器 PC | 第66-69页 |
| 第六章 总结与展望 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 硕士论文研究期间所发表的论文 | 第74-75页 |
| 致谢 | 第75-76页 |
