| 第一章 绪论 | 第1-16页 |
| ·目前集成电路行业的发展状况 | 第8-12页 |
| ·国内外技术现状及发展趋势 | 第8-10页 |
| ·我国集成电路产业现状 | 第10-12页 |
| ·目前此领域的研究背景和现状 | 第12-15页 |
| ·本论文研究的问题和意义 | 第15-16页 |
| 第二章 信号完整性问题和串扰的原理分析 | 第16-27页 |
| ·集成电路中的噪声和信号完整性问题产生的原因以及分类 | 第16-17页 |
| ·芯片内部串扰产生的原因、类型及影响 | 第17-21页 |
| ·串扰引起的延迟变化——建立时序误差 | 第20页 |
| ·串扰引起的延迟变化——保持时序误差 | 第20页 |
| ·串扰引起跃迁时间的变化 | 第20-21页 |
| ·串扰对电路功能的影响—毛刺噪声 | 第21页 |
| ·互连线串扰模型分析与估算 | 第21-27页 |
| ·Devgan串扰噪卢模型 | 第22-23页 |
| ·Vittal串扰噪声模型 | 第23页 |
| ·Yu串扰噪声模型 | 第23-24页 |
| ·陈斌的串扰噪声模型 | 第24页 |
| ·L.H.Chen的串扰噪声模型 | 第24-27页 |
| 第三章 VLSI物理设计中避免串扰相关流程和算法的研究 | 第27-53页 |
| ·VLSI物理设计主要流程 | 第27页 |
| ·避免串扰问题相关的流程分析 | 第27-30页 |
| ·布线器算法简介 | 第30-43页 |
| ·总体布线 | 第31-34页 |
| ·详细布线 | 第34-36页 |
| ·通道布线概述 | 第36-39页 |
| ·开关盒布线问题 | 第39页 |
| ·并行布线算法 | 第39-40页 |
| ·按实现途径的算法分类 | 第40-43页 |
| ·避免串扰改进算法的研究—基于排序的通道布线避免串扰算法 | 第43-53页 |
| ·串扰模型 | 第43-44页 |
| ·考虑串扰的布线的算法 | 第44-45页 |
| ·曼哈顿通道布线中的串扰 | 第45-46页 |
| ·非曼哈顿通道布线中的串扰 | 第46页 |
| ·基于排序的通道布线避免串扰算法 | 第46-53页 |
| 第四章 基于物理综合(PhysicalSynthesis)的宽带无线局域网通信SoC芯片后端设计 | 第53-59页 |
| ·详细流程 | 第53-57页 |
| ·布局规划及电源线与地线 | 第53-54页 |
| ·时序和拥塞度驱动的布局 | 第54页 |
| ·预布线与布局优化 | 第54页 |
| ·建立时钟树 | 第54-55页 |
| ·预布线与时序优化 | 第55页 |
| ·全局布线 | 第55-57页 |
| ·详细布线 | 第57页 |
| ·信号完整性检查 | 第57页 |
| ·Engineer Command Order(ECO) | 第57页 |
| ·WLAN芯片信号完整性解决方案 | 第57-59页 |
| ·crosstalk分析和修复 | 第57页 |
| ·天线效应(PAE) | 第57页 |
| ·功耗和IR-Drop分析 | 第57-59页 |
| 第五章 应用实例基于各布线器算法的串扰解决办法 | 第59-67页 |
| ·单独使用Cadence公司的工具CeltIC分析 | 第59-61页 |
| ·在encounter中的串扰分析 | 第61页 |
| ·在PKS中的串扰分析 | 第61-62页 |
| ·串扰违反的预防 | 第61-62页 |
| ·串扰违反的分析 | 第62页 |
| ·串扰违反的修复 | 第62页 |
| ·使用PT与CeltIC相结合进行串扰迭代分析 | 第62-66页 |
| ·运行结果 | 第63-64页 |
| ·噪声的两种类型(VH和VL)及对时序的影响 | 第64-65页 |
| ·修复结果 | 第65-66页 |
| ·各方法比较(包括精确性,运行时间,资源消耗,可操作性) | 第66-67页 |
| 第六章：总结和展望 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70页 |
| 攻读学位期间发表的学位论文目录 | 第70-71页 |
| 附录1 | 第71-73页 |
