高性能浮点乘、加部件的研究与实现
摘要 | 第1-13页 |
ABSTRACT | 第13-14页 |
第一章 绪论 | 第14-17页 |
·课题研究背景和意义 | 第14-15页 |
·国内外研究现状 | 第15-16页 |
·浮点乘法器的研究现状 | 第15页 |
·浮点加法器的研究现状 | 第15-16页 |
·论文结构 | 第16-17页 |
第二章 浮点乘、加算法的研究 | 第17-35页 |
·IEEE-754 浮点标准 | 第17-20页 |
·浮点操作数的表示格式 | 第17-18页 |
·单精度浮点数据格式及对应的特殊操作数 | 第17-18页 |
·双精度浮点数据格式及对应的特殊操作数 | 第18页 |
·浮点操作 | 第18页 |
·浮点舍入方式 | 第18-19页 |
·浮点异常处理 | 第19-20页 |
·浮点乘法算法的研究 | 第20-30页 |
·浮点乘法器结构 | 第20页 |
·部分积编码算法 | 第20-23页 |
·传统的Booth 算法 | 第20-21页 |
·改进的Booth 算法 | 第21-22页 |
·高阶Booth 算法 | 第22页 |
·各种编码算法的比较 | 第22-23页 |
·部分积压缩 | 第23-24页 |
·阵列结构的部分累加 | 第23页 |
·树型结构的部分累加 | 第23-24页 |
·压缩结构的比较 | 第24页 |
·压缩器结构 | 第24-26页 |
·超长加法器的算法与结构 | 第26-30页 |
·串行加法器 | 第26-28页 |
·并行加法器 | 第28-30页 |
·浮点加法算法的研究 | 第30-34页 |
·浮点加法结构 | 第30-32页 |
·单通路浮点加法结构 | 第31页 |
·双通路浮点加法结构 | 第31-32页 |
·前导0 算法 | 第32-34页 |
·前导0 检测LZD | 第32-33页 |
·前导0 预测LZA | 第33-34页 |
·本章小结 | 第34-35页 |
第三章 X 处理器浮点乘法部件的设计与实现 | 第35-49页 |
·总体结构设计 | 第35页 |
·编码器的设计与部分积阵列的产生 | 第35-42页 |
·基于多级二路选择器的Booth 编码器 | 第36-37页 |
·基于one hot 编码的Booth 编码器 | 第37-38页 |
·编码方案比较与选择 | 第38-39页 |
·部分积阵列的产生 | 第39-42页 |
·压缩方案选择与压缩器设计 | 第42-43页 |
·Sticky 位探测器的设计与实现 | 第43-46页 |
·传统的Sticky 值计算算法 | 第43-44页 |
·优化的Sticky 值计算算法 | 第44-46页 |
·计算原理 | 第45-46页 |
·硬件实现及性能分析 | 第46页 |
·超长加法器的设计 | 第46-47页 |
·规格化与舍入单元的设计 | 第47-48页 |
·指数数据通路的设计 | 第48页 |
·本章小结 | 第48-49页 |
第四章 X 处理器浮点加法部件的设计与实现 | 第49-67页 |
·浮点加法器总体结构设计 | 第49页 |
·前导0 计算部件的设计 | 第49-55页 |
·全编码方式的LZD 算法 | 第50-52页 |
·LZD 优化算法 | 第52-55页 |
·性能分析及方案的选择 | 第55页 |
·浮点加法器的优化设计 | 第55-66页 |
·传统的规格化、舍入串行结构 | 第55-56页 |
·规格化、舍入并行结构 | 第56-57页 |
·舍入提前到主加法器的并行结构 | 第57-66页 |
·浮点加法运算的Cin 表达式 | 第59-62页 |
·浮点减法运算的Cin 表达式 | 第62-65页 |
·硬件实现 | 第65-66页 |
·本章小结 | 第66-67页 |
第五章 模拟验证与综合 | 第67-73页 |
·功能验证 | 第67-70页 |
·模块级验证 | 第67-68页 |
·系统级验证 | 第68-70页 |
·简单数据的测试 | 第68-69页 |
·基于模拟器的测试 | 第69页 |
·基于标准测试向量集的测试 | 第69-70页 |
·大量随机测试 | 第70页 |
·性能验证 | 第70-73页 |
·综合优化 | 第70-72页 |
·综合结果 | 第72-73页 |
第六章 结束语 | 第73-75页 |
·全文工作总结 | 第73-74页 |
·工作展望 | 第74-75页 |
致谢 | 第75-76页 |
参考文献 | 第76-80页 |
作者在硕士期间取得的学术成果 | 第80页 |