| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-14页 |
| ·研究背景与意义 | 第8-10页 |
| ·可驯钟技术发展现状 | 第10-12页 |
| ·本文主要创新点及研究内容安排 | 第12-14页 |
| 第二章 可驯钟技术的时间频率基础 | 第14-35页 |
| ·可驯钟技术基本原理 | 第14-15页 |
| ·振荡器钟差模型 | 第15-17页 |
| ·锁相环原理 | 第17-23页 |
| ·锁相环同步过程简述 | 第17-18页 |
| ·常用锁相环介绍 | 第18-21页 |
| ·常用锁相环比较 | 第21-23页 |
| ·时间频率测量基本方法 | 第23-24页 |
| ·直接测频法 | 第23页 |
| ·测周期法 | 第23页 |
| ·测时差法 | 第23-24页 |
| ·频率稳定度衡量与测量方法 | 第24-30页 |
| ·时差方法 | 第25-26页 |
| ·拍频法 | 第26-27页 |
| ·双混频时差测量（DMTD） | 第27-29页 |
| ·锁相环测量方法 | 第29-30页 |
| ·时间频率参数测量及估计 | 第30-35页 |
| ·测频法估计频率漂移率 | 第30-33页 |
| ·测时法估计频率漂移率 | 第33-35页 |
| 第三章 数字可驯钟设计 | 第35-44页 |
| ·基于伪随机的鉴相器原理 | 第35-39页 |
| ·伪随机码特性 | 第35-37页 |
| ·伪随机码的时延测量 | 第37-38页 |
| ·基于伪随机码的鉴相器设计 | 第38-39页 |
| ·考虑晶振模型的滤波器设计 | 第39-41页 |
| ·基于FPGA 的数字可驯钟设计 | 第41-44页 |
| 第四章 基于FPGA 的数字可驯钟实现 | 第44-58页 |
| ·FPGA 设计基础 | 第44-47页 |
| ·FPGA 的基本结构 | 第44页 |
| ·FPGA 的特点 | 第44-45页 |
| ·FPGA 的设计流程 | 第45-47页 |
| ·主要模块设计与实现 | 第47-54页 |
| ·时基产生器模块 | 第47-49页 |
| ·伪码产生器模块 | 第49-51页 |
| ·伪码相关器模块 | 第51-53页 |
| ·码DCO 模块 | 第53-54页 |
| ·数字可驯钟实物图 | 第54-55页 |
| ·数字可驯钟测试 | 第55-58页 |
| 第五章 数字可驯钟技术在电力系统时间同步中的应用 | 第58-64页 |
| ·电力系统时间同步需求及现状 | 第58-60页 |
| ·数字可驯钟技术在GPS/BD 电力时间系统中应用 | 第60-64页 |
| ·GPS/BD 电力时间系统 | 第60-61页 |
| ·GPS/BD 双系统电力主钟设计及实现 | 第61-64页 |
| 第六章 结束语 | 第64-65页 |
| 参考文献 | 第65-68页 |
| 硕士期间发表论文及科研成果 | 第68-69页 |
| 致谢 | 第69页 |