| 摘要 | 第1-13页 |
| ABSTRACT | 第13-15页 |
| 第一章 绪论 | 第15-18页 |
| ·课题研究背景 | 第15-16页 |
| ·本文的主要工作 | 第16-17页 |
| ·本文的结构 | 第17-18页 |
| 第二章 高速信号传输技术 | 第18-27页 |
| ·高速信号完整性 | 第18-21页 |
| ·信号反射 | 第18-19页 |
| ·串扰 | 第19页 |
| ·电平波动 | 第19-20页 |
| ·EMI噪声 | 第20页 |
| ·介质损耗与衰减 | 第20-21页 |
| ·传输线行为 | 第21-23页 |
| ·传输线的简单分类和应用环境 | 第21-22页 |
| ·传输线端阻抗的匹配 | 第22-23页 |
| ·高速数据传输系统的设计考虑 | 第23-24页 |
| ·系统级电路设计需要考虑的因素 | 第23页 |
| ·高速数据收发器设计要考虑的因素 | 第23-24页 |
| ·上升时间的控制 | 第24页 |
| ·高速数据收发系统中的噪声及抑制 | 第24-26页 |
| ·高速数据收发系统中的主要噪声源 | 第24-25页 |
| ·码间干扰 | 第25页 |
| ·电源噪声 | 第25页 |
| ·失调噪声及抑制 | 第25-26页 |
| ·小结 | 第26-27页 |
| 第三章 LVDS/CML高速收发器 | 第27-42页 |
| ·LVDS结构及相关原理介绍 | 第27-31页 |
| ·LVDS的电气参数 | 第27-28页 |
| ·LVDS的结构及工作原理及优势 | 第28-30页 |
| ·LVDS的四种配置结构 | 第30页 |
| ·LVDS的国内外发展现状 | 第30页 |
| ·LVDS面临的问题 | 第30-31页 |
| ·CML的基本结构和工作原理 | 第31-34页 |
| ·CML的电气参数 | 第31-32页 |
| ·CML接口结构和工作原理及优势 | 第32-33页 |
| ·CML的国内外发展现状 | 第33-34页 |
| ·CML现存的问题 | 第34页 |
| ·PLVDS/CML高速接口设计考虑 | 第34-41页 |
| ·PLVDS/CML高速接口设计电路考虑 | 第34-37页 |
| ·版图系统布局规划考虑 | 第37页 |
| ·实际版图设计考虑 | 第37-41页 |
| ·小结 | 第41-42页 |
| 第四章 PLVDS的设计与验证 | 第42-70页 |
| ·PLVDS驱动器的设计 | 第42-58页 |
| ·PLVDS驱动器设计考虑 | 第42-44页 |
| ·信号无偏斜的单端转差分信号转换电路设计 | 第44-45页 |
| ·高速高性能的带加速管的电平转换电路设计 | 第45-48页 |
| ·带双共模反馈的电流开关驱动电路设计 | 第48-52页 |
| ·微分预加重电路的设计 | 第52-55页 |
| ·CMOS基准电压源的设计 | 第55-56页 |
| ·PLVDS驱动器模拟仿真结果 | 第56-58页 |
| ·PLVDS接收器的设计 | 第58-69页 |
| ·PLVDS接收器设计考虑 | 第58-59页 |
| ·预放大器设计 | 第59-61页 |
| ·高分辨率的电压比较器电路设计 | 第61-64页 |
| ·采用窗口比较器的失效保护电路设计 | 第64-65页 |
| ·施密特触发器输出整形电路的设计 | 第65-66页 |
| ·PLVDS接收器模拟结果 | 第66-69页 |
| ·小结 | 第69-70页 |
| 第五章 CML的设计与验证 | 第70-94页 |
| ·CML驱动器的设计 | 第70-80页 |
| ·CML驱动器设计考虑及总体结构 | 第70-72页 |
| ·CML预驱动器的设计 | 第72页 |
| ·带加速管的CML主驱动器的设计 | 第72-74页 |
| ·双重预加重电路的设计 | 第74-76页 |
| ·并联峰化技术的实现与分析 | 第76-79页 |
| ·CML驱动器模拟仿真结果 | 第79-80页 |
| ·CML接收器的设计 | 第80-93页 |
| ·有源均衡电路的设计 | 第81-87页 |
| ·Cherry-Hooper结构的限幅放大器电路设计 | 第87-91页 |
| ·CML接收器模拟结果 | 第91-93页 |
| ·小结 | 第93-94页 |
| 第六章 结束语 | 第94-96页 |
| ·回顾与总结 | 第94-95页 |
| ·高性能接口电路的未来展望 | 第95-96页 |
| 致谢 | 第96-97页 |
| 参考文献 | 第97-99页 |
| 作者在学期间取得的学术成果 | 第99页 |