14位5GSPS高速DAC研究与设计
| 摘要 | 第2-3页 |
| Abstract | 第3-4页 |
| 1 绪论 | 第7-13页 |
| 1.1 课题背景 | 第7-8页 |
| 1.2 高速高精度D/A转换器国内外发展现状 | 第8-10页 |
| 1.3 高速高精度D/A转换器发展趋势 | 第10-12页 |
| 1.4 论文主要内容 | 第12-13页 |
| 2 D/A转换器原理及误差分析 | 第13-40页 |
| 2.1 D/A转换器原理 | 第13-14页 |
| 2.2 D/A转换器性能参数 | 第14-20页 |
| 2.2.1 静态性能参数 | 第14-17页 |
| 2.2.2 动态性能参数 | 第17-20页 |
| 2.3 电流舵D/A转换器误差分析 | 第20-40页 |
| 2.3.1 电流源失配误差 | 第20-24页 |
| 2.3.2 电流源有限输出阻抗 | 第24-29页 |
| 2.3.3 动态非线性误差 | 第29-40页 |
| 3 14位5GSPSD/A转换器电路设计与仿真 | 第40-92页 |
| 3.1 14位5GSPSD/A转换器整体架构 | 第40-42页 |
| 3.2 电流舵DAC内核设计 | 第42-62页 |
| 3.2.1 电流舵DAC内核架构设计 | 第42-49页 |
| 3.2.2 高阻抗电流源设计 | 第49-52页 |
| 3.2.3 高速电流开关设计 | 第52-59页 |
| 3.2.4 译码电路与动态元件匹配设计 | 第59-62页 |
| 3.3 带隙基准与偏置电路设计 | 第62-71页 |
| 3.3.1 帯隙基准的基本原理 | 第62-63页 |
| 3.3.2 非线性温度补偿 | 第63-64页 |
| 3.3.3 帯隙基准电路实现 | 第64-68页 |
| 3.3.4 偏置电路设计 | 第68-71页 |
| 3.4 高速LVDS接口电路的设计 | 第71-80页 |
| 3.4.1 LVDS接口的基本原理 | 第71-72页 |
| 3.4.2 LVDS接口电路实现 | 第72-73页 |
| 3.4.3 LVDS同步采样时钟生成 | 第73-80页 |
| 3.5 高速数据插值与数据交织合成电路设计 | 第80-84页 |
| 3.5.1 高速数据插值滤波电路设计 | 第80-83页 |
| 3.5.2 高速数据交织合成电路设计 | 第83-84页 |
| 3.6 高速时钟接收及处理电路设计 | 第84-92页 |
| 3.6.1 高速时钟接收电路设计 | 第84-88页 |
| 3.6.2 低抖动PLL电路设计 | 第88-92页 |
| 4 14位5GSPSD/A转换器版图设计与后仿真 | 第92-102页 |
| 4.1 纳米级工艺影响 | 第92-93页 |
| 4.1.1 纳米级器件可靠性 | 第92-93页 |
| 4.1.2 纳米级器件匹配性 | 第93页 |
| 4.1.3 纳米级MOS晶体管特性 | 第93页 |
| 4.2 版图的设计 | 第93-97页 |
| 4.3 D/A转换器电路后仿真 | 第97-102页 |
| 4.3.1 D/A转换器电路动态仿真 | 第98-99页 |
| 4.3.2 D/A转换器电路静态仿真 | 第99-102页 |
| 5 总结与展望 | 第102-103页 |
| 参考文献 | 第103-108页 |
| 攻读硕士学位期间发表学术论文情况 | 第108-109页 |
| 致谢 | 第109-112页 |
