| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第13-23页 |
| 1.1 课题研究背景 | 第13-15页 |
| 1.2 NAND Flash的概述 | 第15-17页 |
| 1.3 课题相关研究现状和面临问题 | 第17-20页 |
| 1.3.1 研究现状 | 第17-20页 |
| 1.3.2 NAND Flash发展面临问题总结 | 第20页 |
| 1.4 本文研究工作和内容安排 | 第20-23页 |
| 第二章 NAND Flash介绍与LDPC码理论基础 | 第23-43页 |
| 2.1 NAND Flash结构 | 第23-28页 |
| 2.1.1 NAND Flash存储单元——浮栅管 | 第23-24页 |
| 2.1.2 NAND Flash块结构 | 第24-27页 |
| 2.1.3 NAND Flash阵列结构和系统架构 | 第27-28页 |
| 2.2 NAND Flash基本操作机制 | 第28-31页 |
| 2.2.1 NAND Flash擦除操作 | 第28页 |
| 2.2.2 NAND Flash写入操作 | 第28-30页 |
| 2.2.3 NAND Flash读取操作 | 第30-31页 |
| 2.3 内部单元间干扰噪声 | 第31-33页 |
| 2.4 LDPC码 | 第33-41页 |
| 2.4.1 LDPC码的定义及表示方法 | 第33-35页 |
| 2.4.2 LDPC码的编码 | 第35-37页 |
| 2.4.3 LDPC码的译码 | 第37-40页 |
| 2.4.4 原模图LDPC码的构造 | 第40-41页 |
| 2.5 本章小结 | 第41-43页 |
| 第三章 MLC NAND Flash数学模型 | 第43-53页 |
| 3.1 MLC NAND Flash系统模型框架 | 第43-44页 |
| 3.2 MLC NAND Flash阈值电压模型 | 第44-46页 |
| 3.3 MLC NAND Flash内部单元干扰噪声模型 | 第46-47页 |
| 3.4 MLC NAND Flash非均匀电压探测策略 | 第47-48页 |
| 3.5 MLC NAND Flash LLR软信息计算 | 第48-51页 |
| 3.6 本章小结 | 第51-53页 |
| 第四章 MLC NAND Flash的迭代数据恢复设计 | 第53-67页 |
| 4.1 MLC NAND Flash的迭代数据恢复模型框架 | 第53-55页 |
| 4.2 MLC NAND Flash的迭代数据恢复设计的算法阐述 | 第55-56页 |
| 4.3 方案仿真和结果展示 | 第56-65页 |
| 4.3.1 3级探测精度仿真实验 | 第57-60页 |
| 4.3.2 6级探测精度仿真实验 | 第60-62页 |
| 4.3.3 3级探测精度与6级探测精度的结果比对 | 第62-65页 |
| 4.4 本章小结 | 第65-67页 |
| 第五章 MLC NAND Flash的纠错编码研究 | 第67-77页 |
| 5.1 EXIT算法 | 第67-71页 |
| 5.1.1 EXIT算法研究背景 | 第67-69页 |
| 5.1.2 LDPC码码型介绍 | 第69-71页 |
| 5.2 基于MLC NAND Flash系统的有限码长EXIT算法 | 第71-73页 |
| 5.3 仿真结果展示 | 第73-75页 |
| 5.4 本章小节 | 第75-77页 |
| 第六章 总结与展望 | 第77-81页 |
| 6.1 工作总结 | 第77-78页 |
| 6.2 工作展望 | 第78-81页 |
| 参考文献 | 第81-87页 |
| 攻读硕士学位期间取得的科研成果 | 第87-89页 |
| 致谢 | 第89页 |
