| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-23页 |
| 1.1 宽电压SRAM研究背景 | 第9-12页 |
| 1.1.1 宽电压应用需求 | 第9-10页 |
| 1.1.2 宽电压SRAM的重要性 | 第10-12页 |
| 1.2 宽电压SRAM时序电路的设计挑战 | 第12-18页 |
| 1.2.1 SRAM读操作关键路径和时序跟踪 | 第12-15页 |
| 1.2.2 宽电压下SRAM时序跟踪电路的两大问题 | 第15-18页 |
| 1.3 SRAM时序跟踪电路的研究现状 | 第18-19页 |
| 1.4 论文的主要工作与组织结构 | 第19-23页 |
| 1.4.1 论文的主要工作 | 第19-20页 |
| 1.4.2 论文的组织结构 | 第20-23页 |
| 第二章 SRAM时序跟踪电路调研 | 第23-33页 |
| 2.1 传统SRAM复制位线电路 | 第23-24页 |
| 2.2 基于BIST测试的时序跟踪电路 | 第24-26页 |
| 2.3 抗工艺变化的时序跟踪电路 | 第26-32页 |
| 2.3.1 多级复制位线的时序跟踪电路(MRB) | 第26-27页 |
| 2.3.2 基于数字乘积的时序跟踪电路(DRB) | 第27-29页 |
| 2.3.3 流水线型时序跟踪电路(PRB) | 第29-32页 |
| 2.4 本章小结 | 第32-33页 |
| 第三章 放电切换型时序跟踪电路设计 | 第33-57页 |
| 3.1 抗局部工艺变化理论分析 | 第33-35页 |
| 3.2 电路结构及工作原理 | 第35-43页 |
| 3.2.1 放电切换型复制位线电路 | 第35-39页 |
| 3.2.2 可配置型SRAM时序逻辑设计 | 第39页 |
| 3.2.3 电压跟踪性设计 | 第39-43页 |
| 3.3 复制位线分级数目和复制放电单元数目的确定 | 第43-49页 |
| 3.4 SRAM时序跟踪电路的对比 | 第49-55页 |
| 3.4.1 抗工艺变化能力对比 | 第49-50页 |
| 3.4.2 读访问时间对比 | 第50-52页 |
| 3.4.3 读功耗对比 | 第52-53页 |
| 3.4.4 电压跟踪性对比 | 第53-55页 |
| 3.5 本章小结 | 第55-57页 |
| 第四章 流片验证和结果分析 | 第57-65页 |
| 4.1 芯片测试方案 | 第57-58页 |
| 4.2 测试结果分析 | 第58-62页 |
| 4.2.1 本文方案测试结果和讨论 | 第58-60页 |
| 4.2.2 不同方案的测试对比 | 第60-62页 |
| 4.3 本章小结 | 第62-65页 |
| 第五章 总结与展望 | 第65-67页 |
| 5.1 总结 | 第65-66页 |
| 5.2 展望 | 第66-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 作者简介 | 第73页 |