| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 论文来源及背景 | 第10-11页 |
| 1.2 国内外发展动态 | 第11-13页 |
| 1.2.1 单比特相关器技术 | 第11-12页 |
| 1.2.2 基于FPGA的数字信号处理技术 | 第12-13页 |
| 1.3 论文章节内容安排 | 第13-15页 |
| 第2章 单比特信号处理技术理论分析 | 第15-31页 |
| 2.1 水声测距基本原理 | 第15-21页 |
| 2.1.1 匹配滤波与脉冲压缩 | 第15-16页 |
| 2.1.2 模糊度函数与分辨率 | 第16-19页 |
| 2.1.3 相位匹配与失配 | 第19-21页 |
| 2.2 单比特相关器技术 | 第21-26页 |
| 2.2.1 单比特相关器 | 第21-22页 |
| 2.2.2 基于LFM信号的单比特相关器仿真实例 | 第22-23页 |
| 2.2.3 噪声对于单比特相关器的性能影响仿真 | 第23-26页 |
| 2.3 过采样技术与噪声整形技术 | 第26-28页 |
| 2.4 单比特量化参数对于量化噪声的影响 | 第28-30页 |
| 2.5 本章小结 | 第30-31页 |
| 第3章 时延估计系统硬件电路设计 | 第31-45页 |
| 3.1 硬件平台实施方案设计 | 第31-32页 |
| 3.2 主要器件选型 | 第32-36页 |
| 3.2.1 FPGA器件选型 | 第32-34页 |
| 3.2.2 16bit ADC芯片器件选型 | 第34页 |
| 3.2.3 Delta-sigma ADC芯片器件选型 | 第34-35页 |
| 3.2.4 DAC芯片及其他器件选型 | 第35-36页 |
| 3.3 系统硬件设计 | 第36-44页 |
| 3.3.1 电源模块电路设计 | 第36-39页 |
| 3.3.1.1 供电需求分析 | 第36-37页 |
| 3.3.1.2 供电电路设计 | 第37-39页 |
| 3.3.2 模数转换、数模转换电路设计 | 第39-42页 |
| 3.3.2.0 ADS8326及其外围电路设计 | 第39-40页 |
| 3.3.2.1 AD7720及其外围电路设计 | 第40-41页 |
| 3.3.2.2 数模转换电路 | 第41-42页 |
| 3.3.3 FPGA外围电路设计 | 第42-44页 |
| 3.3.3.1 时钟复位电路 | 第42-43页 |
| 3.3.3.2 调试配置电路 | 第43-44页 |
| 3.4 本章小结 | 第44-45页 |
| 第4章 单/多比特量化信号拷贝相关程序设计与实现 | 第45-54页 |
| 4.1 设计概述 | 第45页 |
| 4.2 FPGA逻辑模块设计 | 第45-53页 |
| 4.2.1 多比特ADC采样控制模块设计 | 第45-46页 |
| 4.2.2 单比特ADC采样控制模块设计 | 第46-47页 |
| 4.2.3 DAC信号生成模块设计 | 第47-48页 |
| 4.2.4 单比特相关算法模块设计 | 第48-51页 |
| 4.2.4.1 单比特相关模块整体结构 | 第48-49页 |
| 4.2.4.2 单比特数据缓存模块 | 第49页 |
| 4.2.4.3 单比特相关算法模块 | 第49-51页 |
| 4.2.5 多比特相关对比算法模块设计 | 第51-53页 |
| 4.3 本章小结 | 第53-54页 |
| 第5章 系统功能验证 | 第54-62页 |
| 5.1 供电测试和系统功耗 | 第54-55页 |
| 5.2 硬件电路功能验证 | 第55-60页 |
| 5.2.1 单比特数据采样模块功能验证 | 第55-56页 |
| 5.2.2 多比特数据采样模块功能验证 | 第56-57页 |
| 5.2.3 单比特相关算法模块功能验证 | 第57-59页 |
| 5.2.4 多比特相关算法模块功能验证 | 第59-60页 |
| 5.3 湖试数据处理 | 第60页 |
| 5.4 本章小结 | 第60-62页 |
| 结论 | 第62-63页 |
| 参考文献 | 第63-67页 |
| 致谢 | 第67页 |