| 摘要 | 第1-7页 |
| Abstract | 第7-11页 |
| 第一章 绪论 | 第11-16页 |
| ·课题研究背景及意义 | 第11-12页 |
| ·相关领域的研究现状 | 第12-14页 |
| ·论文的主要研究内容和论文结构安排 | 第14-16页 |
| ·研究方案 | 第14页 |
| ·论文的结构安排 | 第14-16页 |
| 第二章 Reed-Solomon编码理论 | 第16-42页 |
| ·基本概念 | 第16-17页 |
| ·有限域理论 | 第17-24页 |
| ·有限域的概念 | 第17-19页 |
| ·GF(2m)元素幂的表示方法 | 第19-21页 |
| ·有限域运算 | 第21-24页 |
| ·循环码 | 第24-25页 |
| ·BCH码 | 第25-29页 |
| ·Reed-Solomon码 | 第29-42页 |
| ·非二元BCH码简介 | 第29-32页 |
| ·Reed-Solomon码简介 | 第32-42页 |
| 第三章 分组Reed-Solomon码的编译方法 | 第42-61页 |
| ·分组并行Reed—Solomcn码的产生与原理 | 第42-45页 |
| ·对分组并行RS冯基码的优化 | 第45-53页 |
| ·分组并行基码编码过程优化原理 | 第45-49页 |
| ·分组并行基码译码过程优化原理 | 第49-51页 |
| ·基码编译性能仿真 | 第51-53页 |
| ·分组并行Reed-Solomon码的分组方法 | 第53-59页 |
| ·分组并行Reed-Solomon码与传统Reed—Solomon码性能比较 | 第59-61页 |
| 第四章 分组并行Rs码的硬件设计与VHDI一实现 | 第61-70页 |
| ·分组并行编译器硬件方案 | 第61-64页 |
| ·分组并行编译器的VHDL实现 | 第64-67页 |
| ·编码器部分 | 第64-65页 |
| ·译码器部分 | 第65-66页 |
| ·基码编译部分 | 第66-67页 |
| ·分组模块 | 第67页 |
| ·验证结论 | 第67-70页 |
| 第五章 总结与展望 | 第70-71页 |
| 附录 | 第71-89页 |
| 参考文献 | 第89-92页 |
| 在学期间学术成果情况 | 第92-93页 |
| 指导教师及作者简介 | 第93-94页 |
| 致谢 | 第94页 |