高精度SAR ADC关键技术研究
| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 研究背景 | 第9-10页 |
| 1.2 研究现状 | 第10-12页 |
| 1.3 论文结构与安排 | 第12-13页 |
| 第二章 SARADC基础知识 | 第13-28页 |
| 2.1 SARADC工作原理 | 第13-15页 |
| 2.1.1 描述SARADC性能的常用参数 | 第14-15页 |
| 2.2 几种常见的DAC冗余结构 | 第15-19页 |
| 2.2.1 常规结构加补偿电容 | 第16-17页 |
| 2.2.2 任意基数的非二进制电容 | 第17页 |
| 2.2.3 确定基数的非二进制电容 | 第17-18页 |
| 2.2.4 DAC冗余结构建模 | 第18-19页 |
| 2.3 传统电容阵列结构(CBW) | 第19-22页 |
| 2.3.1 计算CBW阵列结构的静态特性 | 第19-22页 |
| 2.3.2 CBW阵列的动态特性 | 第22页 |
| 2.4 桥接电容阵列结构(BWA) | 第22-27页 |
| 2.4.1 计算BWA阵列结构的静态特性 | 第23-26页 |
| 2.4.2 BWA阵列的动态特性 | 第26-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第三章 高精度SARADC关键模块设计 | 第28-56页 |
| 3.1 采样开关设计 | 第28-35页 |
| 3.2 coarse比较器 | 第35-42页 |
| 3.2.1 校准coarse比较器失调电压 | 第37-40页 |
| 3.2.2 比较器的kick-back噪声 | 第40-41页 |
| 3.2.3 Coarse比较器的仿真结果 | 第41-42页 |
| 3.3 fine比较器 | 第42-51页 |
| 3.3.1 fine比较器噪声 | 第42-45页 |
| 3.3.2 fine比较器输入寄生电容 | 第45-50页 |
| 3.3.3 fine比较器的速度 | 第50-51页 |
| 3.4 稳定参考电压Vref | 第51-53页 |
| 3.5 整体仿真 | 第53-55页 |
| 3.6 本章小结 | 第55-56页 |
| 第四章 版图绘制及流片测试 | 第56-63页 |
| 4.1 DAC阵列 | 第56页 |
| 4.2 数字逻辑 | 第56-57页 |
| 4.3 采样开关 | 第57页 |
| 4.4 比较器 | 第57-58页 |
| 4.5 整体版图及后仿 | 第58-60页 |
| 4.6 芯片测试 | 第60-62页 |
| 4.7 本章小结 | 第62-63页 |
| 第五章 总结与展望 | 第63-65页 |
| 5.1 工作总结 | 第63页 |
| 5.2 工作展望 | 第63-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-71页 |
| 攻读硕士学位期间取得的成果 | 第71页 |
