| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第11-13页 |
| 1.1 研究背景 | 第11页 |
| 1.2 研究意义 | 第11-12页 |
| 1.3 内容和要求 | 第12-13页 |
| 第二章 FPGA基本结构及设计流程 | 第13-27页 |
| 2.1 FPGA概述 | 第13-16页 |
| 2.1.1 FPGA发展 | 第13-14页 |
| 2.1.2 FPGA基本结构 | 第14-15页 |
| 2.1.3 FPGA与CPLD的区别 | 第15-16页 |
| 2.2 FPGA的编程方式 | 第16-17页 |
| 2.3 FPGA类型简介 | 第17-18页 |
| 2.3.1 Altera公司CPLD/FPGA类型简介 | 第17-18页 |
| 2.3.2 FPGA器件命名规则 | 第18页 |
| 2.4 硬件描述语言 | 第18-19页 |
| 2.4.1 VHDL | 第19页 |
| 2.4.2 Verilog HDL | 第19页 |
| 2.4.3 VHDL与Verilog HDL的比较 | 第19页 |
| 2.5 EDA仿真工具 | 第19-20页 |
| 2.6 FPGA设计流程 | 第20-22页 |
| 2.6.1 设计输入 | 第20页 |
| 2.6.2 功能仿真(RTL仿真) | 第20-21页 |
| 2.6.3 分析和综合仿真 | 第21页 |
| 2.6.4 布局布线 | 第21-22页 |
| 2.6.5 时序分析 | 第22页 |
| 2.6.6 时序仿真(门级仿真) | 第22页 |
| 2.6.7 PC板仿真及测试 | 第22页 |
| 2.7 数字电路设计中的几个基本概念 | 第22-25页 |
| 2.7.1 时序分析基本参数 | 第22-23页 |
| 2.7.2 存储元件 | 第23-25页 |
| 2.8 常用FPGA设计思想 | 第25页 |
| 2.8.1 速度与面积互换原则 | 第25页 |
| 2.8.2 串并转换 | 第25页 |
| 2.8.3 乒乓操作 | 第25页 |
| 2.9 时序约束与时序分析 | 第25-27页 |
| 第三章 千兆网通信系统设计 | 第27-55页 |
| 3.1 DCS集散控制系统 | 第27-28页 |
| 3.2 FPGA技术在核电领域的优势 | 第28-29页 |
| 3.2.1 FPGA技术在核电领域的应用概述 | 第28-29页 |
| 3.2.2 FPGA技术应用于核电站的优势 | 第29页 |
| 3.3 数字化核安全级控制保护系统 | 第29-31页 |
| 3.4 保护系统设计准则 | 第31-32页 |
| 3.4.1 单一故障准则 | 第31页 |
| 3.4.2 冗余性 | 第31页 |
| 3.4.3 独立性 | 第31页 |
| 3.4.4 纵深防御和多样性 | 第31页 |
| 3.4.5 故障安全 | 第31-32页 |
| 3.5 系统框架 | 第32页 |
| 3.6 光旁通模块 | 第32-39页 |
| 3.6.1 光旁通模块功能简介 | 第32-33页 |
| 3.6.2 模块设置 | 第33-35页 |
| 3.6.3 switch模块 | 第35-36页 |
| 3.6.4 status_collector模块 | 第36-37页 |
| 3.6.5 MⅡ管理(MⅡM)接口 | 第37页 |
| 3.6.6 clock_reset_gen模块 | 第37页 |
| 3.6.7 I~2C总线 | 第37-38页 |
| 3.6.8 RS485接口 | 第38-39页 |
| 3.7 千兆以太网 | 第39-40页 |
| 3.7.1 GMⅡ环网设计 | 第39-40页 |
| 3.8 网络通信单元 | 第40-44页 |
| 3.8.1 网络通信单元简介 | 第40-42页 |
| 3.8.2 通信协议(SN1 SN2 SN3 SN4)介绍 | 第42页 |
| 3.8.3 电气隔离 | 第42-43页 |
| 3.8.4 光旁通模块与通信模块间RS485通信接口定义 | 第43-44页 |
| 3.9 千兆以太网光纤转换单元 | 第44-47页 |
| 3.9.1 千兆以太网光纤转换设计方案 | 第44-46页 |
| 3.9.2 模块内部逻辑及接口定义 | 第46-47页 |
| 3.10 FPGA加密 | 第47-55页 |
| 3.10.1 SHA-1算法介绍 | 第47页 |
| 3.10.2 加密设计的基本原理 | 第47-50页 |
| 3.10.3 I~2C_Interface模块设计 | 第50-51页 |
| 3.10.4 encrypt_engine模块设计 | 第51-55页 |
| 第四章 硬件设计 | 第55-69页 |
| 4.1 引言 | 第55页 |
| 4.2 FPGA下载配置与调试接口 | 第55-56页 |
| 4.3 千兆以太网光纤转换模块硬件设计 | 第56-58页 |
| 4.3.1 器件选型 | 第56-57页 |
| 4.3.2 光纤收发模块芯片描述 | 第57页 |
| 4.3.3 千兆以太网/光纤数据格式转换FPGA实现 | 第57-58页 |
| 4.4 光旁通模块接口电路设计 | 第58-65页 |
| 4.4.1 器件选型 | 第58页 |
| 4.4.2 模块供电设计 | 第58-60页 |
| 4.4.3 时钟设计 | 第60-61页 |
| 4.4.4 FPGA设计 | 第61-62页 |
| 4.4.5 千兆通信网口设计 | 第62-63页 |
| 4.4.6 外设接口设计 | 第63-65页 |
| 4.5 FPGA加密电路设计 | 第65-67页 |
| 4.5.1 DS2460 | 第65-66页 |
| 4.5.2 I~2C通信接口 | 第66页 |
| 4.5.3 应用电路原理图 | 第66-67页 |
| 4.6 小结 | 第67-69页 |
| 第五章 时序仿真 | 第69-77页 |
| 5.1 功能仿真设计方案 | 第69页 |
| 5.2 时序仿真总体设计 | 第69-71页 |
| 5.3 千兆以太网光纤转换模块时序仿真 | 第71-73页 |
| 5.3.1 千兆以太网收发时序设计 | 第71-72页 |
| 5.3.2 光纤收发时序设计 | 第72-73页 |
| 5.4 光旁通模块状态转换时序设计 | 第73-75页 |
| 5.4.1 switch模块时序图 | 第73-74页 |
| 5.4.2 rs485时序图 | 第74-75页 |
| 5.5 FPGA加密时序设计 | 第75-76页 |
| 5.6 小结 | 第76-77页 |
| 第六章 结论及展望 | 第77-79页 |
| 6.1 结论 | 第77页 |
| 6.2 后续工作展望 | 第77-79页 |
| 致谢 | 第79-81页 |
| 参考文献 | 第81-85页 |
| 附录A 攻读硕士学位期间发表软著 | 第85页 |
