| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第1章 绪论 | 第9-17页 |
| 1.1 课题研究背景与意义 | 第9-11页 |
| 1.1.1 选题依据 | 第9-10页 |
| 1.1.2 形式化方法介绍 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-14页 |
| 1.3 本文研究内容和结构安排 | 第14-17页 |
| 1.3.1 形式化模型的选择 | 第14页 |
| 1.3.2 描述系统规范的形式化语言 | 第14-15页 |
| 1.3.3 文章结构安排 | 第15-17页 |
| 第2章 基础知识 | 第17-28页 |
| 2.1 引言 | 第17页 |
| 2.2 Petri网的基础知识 | 第17-24页 |
| 2.2.1 Petri网的基本概念 | 第17-20页 |
| 2.2.2 Petri网的基本性质 | 第20-21页 |
| 2.2.3 Petri网的分析方法 | 第21-24页 |
| 2.3 VHDL语言介绍 | 第24-27页 |
| 2.3.1 VHDL的基本描述 | 第24-25页 |
| 2.3.2 VHDL的基本语法 | 第25-27页 |
| 2.4 小结 | 第27-28页 |
| 第3章FPGA组合逻辑程序的Petri网建模方法 | 第28-43页 |
| 3.1 引言 | 第28页 |
| 3.2 模型框架和建模思路 | 第28-29页 |
| 3.3 将组合逻辑VHDL程序转换为普通Petri网的算法 | 第29-39页 |
| 3.3.1 建模算法 | 第29-36页 |
| 3.3.2 具体示例分析 | 第36-39页 |
| 3.4 Petri网模型的简化与电路实现 | 第39-42页 |
| 3.4.1 Petri网模型中输出变迁的简化 | 第39-40页 |
| 3.4.2 一类逻辑Petri网模型的电路转换 | 第40-42页 |
| 3.5 小结 | 第42-43页 |
| 第4章 基于Petri网的FPGA组合逻辑系统状态可达图计算方法 | 第43-57页 |
| 4.1 引言 | 第43页 |
| 4.2 FPGA组合逻辑系统状态可达图生成算法 | 第43-48页 |
| 4.2.1 算法的基本原理 | 第43-44页 |
| 4.2.1 算法具体内容 | 第44-48页 |
| 4.2.3 基于状态可达图的程序分析 | 第48页 |
| 4.3 具体示例分析 | 第48-56页 |
| 4.4 小结 | 第56-57页 |
| 第5章 基于Petri网的系统互斥规范形式化验证 | 第57-75页 |
| 5.1 引言 | 第57页 |
| 5.2 形式化验证的思路 | 第57-58页 |
| 5.3 计算树逻辑CTL | 第58-60页 |
| 5.3.1 CTL的语法 | 第58-59页 |
| 5.3.2 CTL的语义 | 第59-60页 |
| 5.4 系统性质规范的描述和验证算法 | 第60-63页 |
| 5.4.1 系统性质规范的CTL公式 | 第60页 |
| 5.4.2 算法具体内容 | 第60-63页 |
| 5.5 具体示例分析 | 第63-74页 |
| 5.6 小结 | 第74-75页 |
| 第6章 抑制弧Petri网在同步时序逻辑电路中的应用 | 第75-86页 |
| 6.1 引言 | 第75页 |
| 6.2 抑制弧Petri网及常用触发器的建模方法 | 第75-79页 |
| 6.2.1 抑制弧Petri网的基本概念 | 第75-76页 |
| 6.2.2 几种常用触发器的抑制弧Petri网建模方法 | 第76-79页 |
| 6.3 同步时序逻辑电路状态可达图生成算法 | 第79-82页 |
| 6.3.1 研究对象的简单介绍 | 第79页 |
| 6.3.2 算法具体内容 | 第79-82页 |
| 6.4 具体示例分析 | 第82-85页 |
| 6.5 小结 | 第85-86页 |
| 第7章 总结与展望 | 第86-89页 |
| 7.1 研究总结 | 第86-87页 |
| 7.2 展望未来 | 第87-89页 |
| 参考文献 | 第89-93页 |
| 致谢 | 第93-94页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第94-95页 |
