| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·技术背景与研究意义 | 第9-10页 |
| ·课题简介及论文主要工作 | 第10-12页 |
| ·论文章节安排 | 第12-13页 |
| 第二章 存储器及其在网络处理器中的应用概述 | 第13-27页 |
| ·存储器技术概述 | 第13-15页 |
| ·存储器分类 | 第13-14页 |
| ·存储器技术指标 | 第14-15页 |
| ·同步动态存储器技术概述 | 第15页 |
| ·SDRAM 控制器 | 第15-24页 |
| ·SDRAM 接口 | 第16-17页 |
| ·SDRAM 内部参数 | 第17-18页 |
| ·SDRAM 初始化 | 第18-19页 |
| ·SDRAM 模式寄存器配置 | 第19-20页 |
| ·SDRAM 命令 | 第20-24页 |
| ·网络处理器中SDRAM 接口模块的设计要求与挑战 | 第24-25页 |
| ·本章小结 | 第25-27页 |
| 第三章 多核共享存储结构的SDRAM 控制器设计 | 第27-35页 |
| ·基于MPSoC 的异构并行多核共享SDRAM 控制器总体结构设计 | 第27-28页 |
| ·SDRAM 控制器状态机设计 | 第28-31页 |
| ·SDRAM 初始化状态机设计 | 第28-29页 |
| ·SDRAM 读/写状态机设计 | 第29-31页 |
| ·SDRAM 控制器配置寄存器定义 | 第31-33页 |
| ·SDRAM 容量及行列地址配置 | 第31-32页 |
| ·SDRAM 配置寄存器 | 第32-33页 |
| ·本章小结 | 第33-35页 |
| 第四章 多核共享存储的控制仲裁与接口设计 | 第35-47页 |
| ·对多处理器的分层优先级仲裁机制 | 第35-38页 |
| ·固定优先级与时分复用机制 | 第35-36页 |
| ·动态仲裁机制 | 第36-38页 |
| ·命令队列存储器 | 第38-41页 |
| ·异步FIFO 设计 | 第38-40页 |
| ·数据转发引擎命令队列选择控制 | 第40-41页 |
| ·反压机制 | 第41页 |
| ·基于指令控制的块数据传输机制 | 第41-43页 |
| ·处理器与SDRAM 接口设计 | 第43-45页 |
| ·核心处理器ARM 与SDRAM 传输 | 第43页 |
| ·数据转发引擎PE 与SDRAM 传输 | 第43-44页 |
| ·快速总线接口FBI 与SDRAM 传输 | 第44-45页 |
| ·本章小结 | 第45-47页 |
| 第五章 仿真验证与逻辑综合 | 第47-63页 |
| ·功能验证方法 | 第47-48页 |
| ·常见的验证方法 | 第47-48页 |
| ·验证工具 | 第48页 |
| ·控制器功能验证 | 第48-56页 |
| ·SDRAM 配置寄存器装载 | 第48-49页 |
| ·SDRAM 初始化仿真验证 | 第49页 |
| ·SDRAM 读/写仿真验证 | 第49-51页 |
| ·队列选择及仲裁机制仿真验证 | 第51-53页 |
| ·指令译码和地址产生 | 第53页 |
| ·块数据传输性能改进验证与分析 | 第53-54页 |
| ·反压机制仿真验证 | 第54-55页 |
| ·字节定位器仿真验证 | 第55-56页 |
| ·控制器逻辑综合 | 第56-60页 |
| ·时序报表 | 第57-59页 |
| ·面积报表 | 第59页 |
| ·功耗报表 | 第59-60页 |
| ·本章小结 | 第60-63页 |
| 第六章 结束语 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 研究成果 | 第71-72页 |