摘要 | 第5-7页 |
ABSTRACT | 第7-8页 |
符号对照表 | 第14-15页 |
缩略语对照表 | 第15-20页 |
第一章 绪论 | 第20-26页 |
1.1 论文的选题背景及意义 | 第20-22页 |
1.2 锁相环频率综合器的研究现状 | 第22-23页 |
1.3 论文的主要工作和贡献 | 第23-24页 |
1.4 论文的章节结构 | 第24-26页 |
第二章 锁相环频率综合器概述和系统设计 | 第26-58页 |
2.1 锁相环频率综合器结构简介 | 第26-30页 |
2.1.1 整数分频锁相环频率综合器 | 第26-27页 |
2.1.2 分数分频锁相环频率综合器 | 第27-30页 |
2.2 频率综合器的性能指标 | 第30-35页 |
2.2.1 相位噪声 | 第30-33页 |
2.2.2 杂散 | 第33-34页 |
2.2.3 频率分辨率和调谐范围 | 第34页 |
2.2.4 锁定时间 | 第34-35页 |
2.3 锁相环的S域LTI模型及其环路分析 | 第35-49页 |
2.3.1 锁相环的S域LTI模型 | 第35-36页 |
2.3.2 三阶锁相环环路分析 | 第36-41页 |
2.3.3 四阶锁相环环路分析 | 第41-49页 |
2.4 锁相环相位噪声分析 | 第49-55页 |
2.5 本章小结 | 第55-58页 |
第三章 低功耗低相位噪声双环反馈C类VCO | 第58-94页 |
3.1 交叉耦合LC-tank VCO | 第58-72页 |
3.1.1 交叉耦合LC-tank VCO的基本结构和工作原理 | 第58-61页 |
3.1.2 交叉耦合LC-tank VCO的相位噪声 | 第61-68页 |
3.1.3 低电压下B类VCO设计的挑战 | 第68-72页 |
3.2 C类VCO的工作原理、优势以及存在的问题 | 第72-76页 |
3.3 新型双环反馈C类VCO | 第76-92页 |
3.3.1 新型C类VCO的电路结构和工作原理 | 第78-80页 |
3.3.2 平稳振荡阶段的振幅恒定控制 | 第80-83页 |
3.3.3 起振阶段的可靠性增强 | 第83-85页 |
3.3.4 环路稳定性分析与设计 | 第85-89页 |
3.3.5 仿真结果 | 第89-92页 |
3.4 本章小结 | 第92-94页 |
第四章 数字 ΔΣ 调制器和分频器 | 第94-118页 |
4.1 数字 ΔΣ 调制器 | 第94-105页 |
4.1.1 数字 ΔΣ 调制器的基本结构和原理 | 第94-98页 |
4.1.2 MASH111 结构数字 ΔΣ 调制器 | 第98-101页 |
4.1.3 多比特量化的单级高阶数字 ΔΣ 调制器 | 第101-105页 |
4.1.4 数字 ΔΣ 调制器的电路实现 | 第105页 |
4.2 高速二分频器 | 第105-108页 |
4.3 N/N+1 双模预分频器 | 第108-114页 |
4.4 用于实现分数分频的可编程分频器 | 第114-116页 |
4.5 本章小结 | 第116-118页 |
第五章 锁相环频率综合器其他模块 | 第118-134页 |
5.1 鉴频鉴相器(PFD) | 第118-120页 |
5.2 低电压高性能可编程电荷泵 | 第120-129页 |
5.2.1 传统电荷泵的非理想因素 | 第120-121页 |
5.2.2 本文提出的可编程电荷泵 | 第121-126页 |
5.2.3 仿真结果与讨论 | 第126-129页 |
5.3 低电压带隙基准电路 | 第129-132页 |
5.4 本章小结 | 第132-134页 |
第六章 芯片实现和测试结果 | 第134-150页 |
6.1 双环反馈C类VCO原型芯片的实现和测试结果 | 第134-140页 |
6.2 分数分频锁相环频率综合器原型芯片的实现和测试结果 | 第140-147页 |
6.2.1 频率综合器原型的设计与仿真 | 第140-142页 |
6.2.2 频率综合器原型芯片的测试结果 | 第142-147页 |
6.3 本章小结 | 第147-150页 |
第七章 总结与展望 | 第150-154页 |
7.1 本文工作的总结 | 第150-151页 |
7.2 对未来研究方向的展望 | 第151-154页 |
参考文献 | 第154-164页 |
致谢 | 第164-166页 |
作者简介 | 第166-168页 |