超高速数据采集与传输技术研究
| 摘要 | 第10-11页 |
| ABSTRACT | 第11页 |
| 第一章 绪论 | 第12-15页 |
| 1.1 课题研究背景及意义 | 第12页 |
| 1.2 超高速数据采集系统研究现状 | 第12-14页 |
| 1.3 论文主要内容以及结构安排 | 第14-15页 |
| 第二章 超高速数据采集系统方案设计 | 第15-34页 |
| 2.1 模数转换芯片选型 | 第16-18页 |
| 2.2 总体方案设计 | 第18-28页 |
| 2.2.1 模拟前端设计 | 第18-20页 |
| 2.2.2 数据接收与缓存模块设计 | 第20-21页 |
| 2.2.3 系统互连设计 | 第21-24页 |
| 2.2.4 时钟电路设计 | 第24-27页 |
| 2.2.5 电源模块设计 | 第27-28页 |
| 2.3 系统PCB设计 | 第28-33页 |
| 2.4 本章小结 | 第33-34页 |
| 第三章 高速串行数据的串并转换 | 第34-54页 |
| 3.1 串并转换逻辑设计及仿真 | 第35-40页 |
| 3.2 采样数据重排 | 第40-46页 |
| 3.2.1 模数转换芯片配置 | 第40-42页 |
| 3.2.2 采样数据的输出顺序 | 第42-45页 |
| 3.2.3 数据重排的仿真验证 | 第45-46页 |
| 3.3 自适应动态延时调整 | 第46-53页 |
| 3.3.1 静态延时调整 | 第46-47页 |
| 3.3.2 自适应动态延时调整 | 第47-50页 |
| 3.3.3 自适应动态延时调整的仿真验证 | 第50-53页 |
| 3.4 本章小结 | 第53-54页 |
| 第四章 大容量数据的缓存 | 第54-69页 |
| 4.1 MIG核设计开发 | 第54-60页 |
| 4.1.1 核结构 | 第54-56页 |
| 4.1.2 设计规则 | 第56-58页 |
| 4.1.3 用户接口设计 | 第58-60页 |
| 4.2 状态机设计及仿真 | 第60-66页 |
| 4.2.1 状态机设计 | 第61-62页 |
| 4.2.2 仿真环境搭建 | 第62-65页 |
| 4.2.3 仿真测试与分析 | 第65-66页 |
| 4.3 硬件测试与分析 | 第66-68页 |
| 4.4 本章小结 | 第68-69页 |
| 第五章 总结与展望 | 第69-70页 |
| 5.1 工作总结 | 第69页 |
| 5.2 工作展望 | 第69-70页 |
| 致谢 | 第70-72页 |
| 参考文献 | 第72-75页 |
| 作者在学期间取得的学术成果 | 第75页 |
