| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-17页 |
| 1.1 SoC 设计与可复用 IP 核技术 | 第8-9页 |
| 1.2 集成电路的验证方法 | 第9-12页 |
| 1.3 常见串行通信总线概述 | 第12-15页 |
| 1.4 论文的主要工作及章节安排 | 第15-17页 |
| 2 三种串行通信总线协议的介绍 | 第17-34页 |
| 2.1 1-Wire 总线协议 | 第17-25页 |
| 2.2 I~2C 总线协议 | 第25-31页 |
| 2.3 SPI 总线协议 | 第31-33页 |
| 2.4 本章小结 | 第33-34页 |
| 3 1-Wire 总线 IP 核的设计及实现 | 第34-52页 |
| 3.1 1-Wire 总线 IP 核的设计目标 | 第34-36页 |
| 3.2 1-Wire 总线 IP 核的可配置参数 | 第36-39页 |
| 3.3 1-Wire 总线 IP 核的模块划分与接口时序 | 第39-41页 |
| 3.4 1-Wire 总线 IP 核的 Verilog 实现 | 第41-45页 |
| 3.5 1-Wire 总线 IP 核的仿真与验证 | 第45-51页 |
| 3.6 1-Wire 总线 IP 核的综合 | 第51页 |
| 3.7 本章小结 | 第51-52页 |
| 4 I~2C 总线 IP 核的设计及实现 | 第52-65页 |
| 4.1 I~2C 总线 IP 核的设计目标 | 第52-53页 |
| 4.2 I~2C 总线 IP 核的可配置参数 | 第53-56页 |
| 4.3 I~2C 总线 IP 核的模块划分与接口时序 | 第56-57页 |
| 4.4 I~2C 总线 IP 核的 Verilog 实现 | 第57-59页 |
| 4.5 I~2C 总线 IP 核的仿真与验证 | 第59-64页 |
| 4.6 I~2C 总线 IP 核的综合 | 第64页 |
| 4.7 本章小结 | 第64-65页 |
| 5 SPI 总线 IP 核的设计及实现 | 第65-77页 |
| 5.1 SPI 总线 IP 核的设计目标 | 第65-66页 |
| 5.2 SPI 总线 IP 核的可配置参数 | 第66-69页 |
| 5.3 SPI 总线 IP 核的模块划分与接口时序 | 第69-70页 |
| 5.4 SPI 总线 IP 核的 Verilog 实现 | 第70-71页 |
| 5.5 SPI 总线 IP 核的仿真与验证 | 第71-76页 |
| 5.6 SPI 总线 IP 核的综合 | 第76页 |
| 5.7 本章小结 | 第76-77页 |
| 6 总结与展望 | 第77-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-83页 |
| 附录：DC 综合脚本 | 第83-86页 |
