基于FPGA的多进制扩频基带系统设计
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-16页 |
| 1.1 课题来源及研究的目的和意义 | 第9-12页 |
| 1.1.1 课题来源 | 第9-10页 |
| 1.1.2 研究的目的和意义 | 第10-12页 |
| 1.2 多进制扩频国内外研究现状 | 第12-14页 |
| 1.3 本文研究内容和结构 | 第14-16页 |
| 第2章 多进制扩频系统基本原理分析 | 第16-26页 |
| 2.1 直接序列扩频系统 | 第16-18页 |
| 2.1.1 直接序列扩频 | 第16-17页 |
| 2.1.2 直接序列扩频特点 | 第17-18页 |
| 2.2 多进制扩频系统分析 | 第18-25页 |
| 2.2.1 多进制扩频系统模型 | 第18-20页 |
| 2.2.2 多进制扩频码性能分析 | 第20-22页 |
| 2.2.3 多进制扩频系统同步问题 | 第22-25页 |
| 2.3 本章小结 | 第25-26页 |
| 第3章 位移序列多进制扩频系统设计及性能分析 | 第26-37页 |
| 3.1 系统设计 | 第26-29页 |
| 3.1.1 系统设计指标 | 第26-27页 |
| 3.1.2 发端与收端原理框图 | 第27-28页 |
| 3.1.3 多进制扩频码的设计 | 第28-29页 |
| 3.2 性能分析 | 第29-36页 |
| 3.2.1 与二元直扩系统性能对比 | 第29-31页 |
| 3.2.2 误码率性能分析对比 | 第31-36页 |
| 3.3 本章小结 | 第36-37页 |
| 第4章 位移多进制扩频系统模块功能仿真 | 第37-53页 |
| 4.1 基于 FPGA 的模块划分 | 第37-39页 |
| 4.2 位移多进制扩频系统开发平台介绍 | 第39-41页 |
| 4.3 系统发送端软件设计 | 第41-44页 |
| 4.3.1 串并转换模块 | 第41页 |
| 4.3.2 伪码序列产生器 | 第41-42页 |
| 4.3.3 同步时钟控制模块 | 第42页 |
| 4.3.4 编码选择模块 | 第42-43页 |
| 4.3.5 差分 BPSK 模块 | 第43-44页 |
| 4.4 系统接收端软件设计 | 第44-52页 |
| 4.4.1 正交下变频 | 第44页 |
| 4.4.2 同步支路解扩的系统模块设计 | 第44-49页 |
| 4.4.3 信息支路解扩的系统模块设计 | 第49-50页 |
| 4.4.4 差分 BPSK 解调模块 | 第50-52页 |
| 4.4.5 本地伪码时钟模块 | 第52页 |
| 4.5 本章小结 | 第52-53页 |
| 结论 | 第53-55页 |
| 参考文献 | 第55-59页 |
| 攻读硕士学位期间论文成果及参与项目 | 第59-61页 |
| 致谢 | 第61页 |
