小数分频频率合成器测试技术研究
摘要 | 第1-6页 |
ABSTRACT | 第6-10页 |
主要符号表 | 第10-11页 |
图目录 | 第11-13页 |
表目录 | 第13-14页 |
第一章 绪论 | 第14-18页 |
·研究的目的和意义 | 第14-15页 |
·主要研究工作 | 第15-16页 |
·论文的章节安排 | 第16-18页 |
第二章 小数分频频率合成器工作原理及性能研究 | 第18-30页 |
·锁相环原理 | 第18-19页 |
·小数分频频率合成器工作原理 | 第19-20页 |
·ADF4153 芯片的结构及主要功能 | 第20-25页 |
·功能框图分析 | 第21页 |
·封装形式及管脚定义 | 第21-22页 |
·控制寄存器 | 第22-25页 |
·ADF4153 的应用 | 第25-26页 |
·外接环路滤波器设计 | 第26-29页 |
·本章小结 | 第29-30页 |
第三章 小数分频频率合成器测试方法研究 | 第30-45页 |
·锁定功能测试 | 第30-31页 |
·数字模块测试 | 第31-32页 |
·电荷泵充放电标定电流测试方法 | 第32-35页 |
·参考信号输入特性测试 | 第35-36页 |
·射频输入频率范围及灵敏度测试 | 第36-38页 |
·频率锁定时间检测 | 第38-41页 |
·射频带内相位噪声性能测试 | 第41-43页 |
·杂散噪声测试 | 第43-44页 |
·本章小结 | 第44-45页 |
第四章 频率合成器测试板设计方法研究 | 第45-56页 |
·ATE 用测试板的结构特点 | 第45-46页 |
·ATE 用测试板模板的快速设计 | 第46-49页 |
·基于OrCAD 的原理图设计 | 第46-47页 |
·基于Allegro 的PCB 模板设计 | 第47-49页 |
·原理图到PCB 板的快速更新 | 第49页 |
·基于模板的频率合成器测试板设计 | 第49-54页 |
·测试策略与原理图设计 | 第49-50页 |
·测试原理图设计 | 第50-53页 |
·布局与布线 | 第53-54页 |
·测试板的装配及调试 | 第54-55页 |
·本章小结 | 第55-56页 |
第五章 基于ATE 机台的测试平台搭建 | 第56-69页 |
·扩展平台硬件环境组成 | 第56-58页 |
·Verigy 93000 SOC 测试机简介 | 第56-57页 |
·扩展平台中的其他仪器 | 第57-58页 |
·功能验证在ATE 机台上的实现 | 第58-60页 |
·SPI 协议在ATE 机台上的实现 | 第58-59页 |
·多端口同测技术的应用 | 第59-60页 |
·TESTMETHOD 在扩展平台中的应用 | 第60-62页 |
·在参数测试中的应用 | 第60-61页 |
·基于ATE 机台的扩展平台中的应用 | 第61-62页 |
·TESTFLOW 的建立 | 第62-63页 |
·测试平台的校准 | 第63-65页 |
·Fixture Delay 校准 | 第64页 |
·射频输入功率校准 | 第64-65页 |
·测试程序验证及数据分析 | 第65-68页 |
·测试平台的扩展应用 | 第68页 |
·本章小结 | 第68-69页 |
结论 | 第69-70页 |
参考文献 | 第70-72页 |
致谢 | 第72-73页 |
附件 | 第73页 |