| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 英文缩略语表 | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 论文研究的背景和意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 主要研究内容和论文结构安排 | 第11-13页 |
| 第二章 频率合成理论 | 第13-21页 |
| 2.1 直接数字频率合成器 | 第13-15页 |
| 2.1.1 DDS 的工作原理 | 第13-14页 |
| 2.1.2 DDS的噪声分析 | 第14-15页 |
| 2.2 锁相频率合成器 | 第15-21页 |
| 2.2.1 鉴相器 | 第16-17页 |
| 2.2.2 环路滤波器 | 第17-18页 |
| 2.2.3 压控振荡器 | 第18-19页 |
| 2.2.4 锁相环的噪声性能 | 第19-21页 |
| 第三章 频率合成器的设计与实现 | 第21-35页 |
| 3.1 主要技术指标 | 第21页 |
| 3.2 系统方案的选择 | 第21-26页 |
| 3.2.1 DDS激励PLL方式 | 第21-22页 |
| 3.2.2 DDS内插PLL方式 | 第22-24页 |
| 3.2.3 DDS与PLL输出相混频方式 | 第24-25页 |
| 3.2.4 锁相混频法 | 第25-26页 |
| 3.3 频率合成器总方案的分析 | 第26-27页 |
| 3.3.1 相位噪声的分析 | 第26页 |
| 3.3.2 混频方案对噪声改善的作用 | 第26-27页 |
| 3.3.3 改善VCO相位噪声的措施 | 第27页 |
| 3.4 DDS的设计与实现 | 第27-29页 |
| 3.4.1 DDS芯片的选择 | 第27-29页 |
| 3.4.2 DDS电路的设计 | 第29页 |
| 3.5 混频电路的实现 | 第29-30页 |
| 3.6 PLL的设计与实现 | 第30-32页 |
| 3.6.1 PLL电路的选择 | 第30页 |
| 3.6.2 LMX2301 的设置 | 第30-32页 |
| 3.7 VCO的实现 | 第32页 |
| 3.8 本振频率(41,4MHz-71.4MHz)的频率算法 | 第32-35页 |
| 3.8.1 频率合成器的换频时间计算 | 第33-34页 |
| 3.8.2 频率分辨率的计算 | 第34-35页 |
| 第四章 实验研究 | 第35-44页 |
| 4.1 单元电路的调试 | 第35-37页 |
| 4.1.1 控制电路的调试 | 第35-36页 |
| 4.1.2 DDS的调试 | 第36页 |
| 4.1.3 锁相环路的调试 | 第36-37页 |
| 4.2 PCB设计中的电磁兼容性问题 | 第37页 |
| 4.3 频率合成器的性能测试 | 第37-44页 |
| 第五章 结论 | 第44-45页 |
| 参考文献 | 第45-47页 |
| 致谢 | 第47页 |