| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 NGB-W系统简要介绍 | 第15-16页 |
| 1.2 LDPC码发展概况 | 第16-17页 |
| 1.3 课题的提出 | 第17-18页 |
| 1.4 论文的研究内容和结构安排 | 第18-21页 |
| 第二章 LDPC码基本原理及NGB-W系统FEC块结构 | 第21-31页 |
| 2.1 LDPC码的基本原理 | 第21-27页 |
| 2.1.1 线性分组码 | 第21-23页 |
| 2.1.2 LDPC码的定义 | 第23-25页 |
| 2.1.3 LDPC码的构造 | 第25-27页 |
| 2.2 LDPC码常用译码结构的分析 | 第27-28页 |
| 2.3 NGB-W系统中的LDPC码 | 第28-29页 |
| 2.4 NGB-W系统中的FEC块结构 | 第29-30页 |
| 2.5 本章小结 | 第30-31页 |
| 第三章 LDPC码编译码算法的研究 | 第31-43页 |
| 3.1 LDPC码编码方式 | 第31-32页 |
| 3.2 LDPC码译码算法 | 第32-41页 |
| 3.2.1 BP算法 | 第32-37页 |
| 3.2.2 最小和算法 | 第37-40页 |
| 3.2.3 单次扫描最小和算法 | 第40-41页 |
| 3.3 本章小结 | 第41-43页 |
| 第四章 LDPC码的编码设计及实现 | 第43-49页 |
| 4.1 LDPC编码设计方案 | 第43-44页 |
| 4.2 生成矩阵信息的存储 | 第44页 |
| 4.3 LDPC编码单元 | 第44-45页 |
| 4.4 LDPC编码开发环境及仿真验证 | 第45-47页 |
| 4.4.1 开发环境 | 第45-46页 |
| 4.4.2 仿真验证 | 第46-47页 |
| 4.5 本章小结 | 第47-49页 |
| 第五章 LDPC译码器单次扫描最小和算法的实现 | 第49-69页 |
| 5.1 译码器参数的确定 | 第49页 |
| 5.2 LDPC译码器结构的确定 | 第49-53页 |
| 5.3 译码器各模块的设计 | 第53-62页 |
| 5.3.1 LDPC译码器的顶层结构 | 第53页 |
| 5.3.2 控制单元 | 第53-56页 |
| 5.3.3 数据存储 | 第56-57页 |
| 5.3.4 数据处理单元 | 第57-62页 |
| 5.4 适用于MIMO模式的LDPC译码器 | 第62页 |
| 5.5 LDPC译码仿真与验证 | 第62-67页 |
| 5.6 本章小结 | 第67-69页 |
| 第六章 总结与展望 | 第69-71页 |
| 参考文献 | 第71-73页 |
| 致谢 | 第73-75页 |
| 作者简介 | 第75-76页 |