基于FPGA的雷达信号处理设计与实现
| 摘要 | 第1-10页 |
| Abstract | 第10-11页 |
| 第一章 绪论 | 第11-15页 |
| ·研究背景 | 第11-12页 |
| ·雷达信号处理平台介绍及其发展现状 | 第12-14页 |
| ·信号处理系统搭建原理 | 第12-13页 |
| ·最先进FPGA的优点 | 第13-14页 |
| ·课题主要研究内容及论文组织结构 | 第14-15页 |
| ·研究内容 | 第14页 |
| ·本文组织结构 | 第14-15页 |
| 第二章 信号处理系统总体架构 | 第15-27页 |
| ·系统架构设计 | 第15-18页 |
| ·应用需求分析 | 第15-16页 |
| ·ADC选型及指标介绍 | 第16-17页 |
| ·FPGA资源介绍 | 第17页 |
| ·DSP选型介绍 | 第17-18页 |
| ·处理板整体设计 | 第18-26页 |
| ·系统简介 | 第18页 |
| ·总体设计 | 第18-20页 |
| ·主要模块设计说明 | 第20-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 信号采集设计 | 第27-39页 |
| ·信号采集原理 | 第27-30页 |
| ·采样定理 | 第27-28页 |
| ·ADC工作原理 | 第28-30页 |
| ·ADC采集卡设计 | 第30-33页 |
| ·采集卡结构框图 | 第30页 |
| ·子模块设计 | 第30-33页 |
| ·ADC采集卡性能测试 | 第33-38页 |
| ·测试原理 | 第33-35页 |
| ·ADC性能测试 | 第35-37页 |
| ·测试结果分析 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第四章 预处理算法 | 第39-62页 |
| ·雷达信号预处理 | 第39-40页 |
| ·预处理算法的必要性 | 第39页 |
| ·预处理算法流程 | 第39-40页 |
| ·预处理算法的基本原理 | 第40-51页 |
| ·混频原理 | 第40-42页 |
| ·低通滤波原理 | 第42-44页 |
| ·信号抽取原理 | 第44-45页 |
| ·脉冲压缩原理 | 第45-47页 |
| ·雷达相参积累原理 | 第47-51页 |
| ·预处理算法的FPGA设计实现 | 第51-59页 |
| ·中频校准功能设计 | 第59-61页 |
| ·本章小结 | 第61-62页 |
| 第五章 FPGA和DSP的数据通信 | 第62-71页 |
| ·SRIO接口类型 | 第62-63页 |
| ·SRIO包结构 | 第63-65页 |
| ·SRIO通信的实现 | 第65-68页 |
| ·硬件平台测试分析 | 第68-70页 |
| ·功能测试 | 第68页 |
| ·稳定性测试 | 第68-70页 |
| ·本章小结 | 第70-71页 |
| 第六章 设计总结与未来展望 | 第71-73页 |
| ·设计工作总结 | 第71-72页 |
| ·未来工作展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 作者在学期间取得的学术成果 | 第76页 |
