基于FPGA的锥束CT三维重建数据存储与传输设计
| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 第一章 绪论 | 第10-14页 |
| ·研究目的及意义 | 第10-11页 |
| ·研究背景 | 第10页 |
| ·研究的意义 | 第10-11页 |
| ·国内外发展近况 | 第11-13页 |
| ·软件加速 | 第11页 |
| ·硬件加速 | 第11-12页 |
| ·FPGA 加速CT 重建的发展 | 第12-13页 |
| ·本文研究目的及主要内容 | 第13-14页 |
| 第二章CT 概述及系统方案 | 第14-22页 |
| ·CT 概述 | 第14-15页 |
| ·CT 技术发展历程 | 第14页 |
| ·CT 的基本原理 | 第14-15页 |
| ·CT 重建算法 | 第15-17页 |
| ·FDK 算法概述 | 第16-17页 |
| ·FDK 算法并行性分析 | 第17页 |
| ·FPGA 用于CT 重建的可行性 | 第17-19页 |
| ·系统方案 | 第19-21页 |
| ·本章小结 | 第21-22页 |
| 第三章 存储系统硬件与软件设计 | 第22-53页 |
| ·FPGA 硬件设计 | 第22-25页 |
| ·FPGA 概述 | 第22页 |
| ·FPGA 结构、原理及设计流程 | 第22-23页 |
| ·FPGA 芯片选择及硬件电路 | 第23-25页 |
| ·SDR SDRAM 控制器的硬件与软件设计 | 第25-40页 |
| ·SDR SDRAM 芯片选择及硬件电路设计 | 第25-27页 |
| ·SDR SDRAM 原理及时序 | 第27-32页 |
| ·SDR 控制器的逻辑实现 | 第32-40页 |
| ·DDR SDRAM 控制器的硬件与软件设计 | 第40-48页 |
| ·DDR SDRAM 芯片选择及硬件电路设计 | 第40-41页 |
| ·DDR 原理及时序 | 第41-43页 |
| ·DDR 控制器的逻辑实现 | 第43-48页 |
| ·SRAM 逻辑控制 | 第48页 |
| ·仿真与测试 | 第48-52页 |
| ·本章小结 | 第52-53页 |
| 第四章 传输系统硬件与软件设计 | 第53-64页 |
| ·USB 简介 | 第53页 |
| ·FPGA 与USB 接口控制器的设计与实现 | 第53-61页 |
| ·USB 芯片选择及硬件设计 | 第53-56页 |
| ·USB 控制器设计 | 第56-58页 |
| ·USB 软件设计 | 第58-61页 |
| ·仿真和测试 | 第61-63页 |
| ·本章小结 | 第63-64页 |
| 第五章 PCB 板制作及其工艺研究 | 第64-66页 |
| 第六章 总结与展望 | 第66-68页 |
| ·论文总结 | 第66页 |
| ·展望 | 第66-68页 |
| 参考文献 | 第68-71页 |
| 附录 | 第71-73页 |
| 作者简介 | 第73-74页 |
| 致谢 | 第74页 |
