首页--工业技术论文--自动化技术、计算机技术论文--计算技术、计算机技术论文--电子数字计算机(不连续作用电子计算机)论文--运算器和控制器(CPU)论文

基于片上网络的多核处理器的研究与实现

摘要第1-6页
ABSTRACT第6-15页
第一章 绪论第15-20页
   ·研究背景以及意义第15-17页
     ·多核处理器第15页
     ·多核处理器片上通信面临的严峻挑战第15-17页
     ·片上网络技术第17页
   ·研究现状第17-18页
     ·多核处理器的研究现状第17-18页
     ·片上网络研究现状第18页
   ·本文的主要工作和内容安排第18-20页
第二章 多核处理器开发平台第20-29页
   ·基于 MICROBLAZE 的 SOPC 系统第20-23页
     ·Microblaze 处理器简介第20-22页
     ·AXI 总线第22-23页
   ·系统开发平台第23-25页
     ·硬件平台第23-24页
     ·软件平台第24-25页
   ·系统开发流程第25-28页
     ·系统开发的主要步骤第25-27页
     ·EDK 设计中比特文件的组成第27-28页
   ·本章小结第28-29页
第三章 片上网络多核处理器平台方案设计第29-46页
   ·处理器需求分析第29页
   ·多核处理器平台核间通信架构设计第29-36页
     ·常见的多核通信方式分析第29-33页
     ·片上网络方案设计第33-36页
   ·片上网络多核处理器平台的处理器节点架构设计第36-41页
     ·处理器节点结构设计第36-40页
     ·互连接口通信方案设计第40-41页
     ·处理器节点数据处理过程介绍第41页
   ·片上网络多核处理器平台架构及通信方式第41-45页
     ·片上网络多核处理器平台整体架构第41-42页
     ·片上网络多核处理器平台通信方式第42-45页
   ·本章小结第45-46页
第四章 片上网络多核处理器平台的硬件设计第46-68页
   ·路由节点的硬件设计第46-49页
     ·输入模块硬件结构设计第46-47页
     ·数据流控制模块硬件结构设计第47-49页
   ·处理器节点主控单元的硬件设计第49-57页
     ·Microblaze 核的功能定制第50-51页
     ·LMB、LMB BRAM IF Controller 核的功能定制和连接第51-52页
     ·AXI BUS1 和 AXI BUS2 核的功能定制和连接第52页
     ·AXI BRAM Controller 核的功能定制和连接第52-54页
     ·AXI DMA 核的功能定制和连接第54页
     ·Interrupt Controller 核的功能定制和连接第54-56页
     ·AXI UART 核的功能定制和连接第56页
     ·时钟、复位和调试核的功能定制和连接第56-57页
   ·处理器节点可配置接口单元的硬件设计第57-64页
     ·网络接口设计第57-60页
     ·指令接口设计第60-61页
     ·加速器接口设计第61-62页
     ·矩阵乘法加速器模块设计第62-64页
   ·处理器节点互连接口的硬件设计第64-67页
     ·IPIF 模板的生成及接口信号的选择第65-66页
     ·接口信号导入 ISE 的方法和步骤第66页
     ·接口信号的连接第66-67页
   ·本章小结第67-68页
第五章 片上网络多核处理器平台的 FPGA 实现及性能评估第68-87页
   ·片上网络多核处理器平台的 FPGA 实现第68-77页
     ·片上网络模块第68-69页
     ·可配置接口单元模块第69-70页
     ·主控单元模块第70-76页
     ·多核处理器平台的资源消耗以及电路性能第76-77页
   ·多核平台软件设计第77-82页
     ·软件开发套件 SDK 的介绍第77页
     ·Standalone 的介绍第77-78页
     ·系统初始化第78-79页
     ·标准 IP 核的软件设计第79-82页
   ·基于大矩阵相乘的平台性能评估第82-86页
     ·评估方案与步骤第82页
     ·处理器节点处理过程第82-83页
     ·结果和性能分析第83-86页
   ·本章小结第86-87页
第六章 总结与展望第87-89页
致谢第89-90页
参考文献第90-92页
个人简历、攻硕期间取得的研究成果第92-93页

论文共93页,点击 下载论文
上一篇:我国失地农民就业培训政策实施问题研究
下一篇:可调谐太赫兹回旋管粒子模拟研究