基于DPLL和GPS的同步信号合成及授时系统研究
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 1. 绪论 | 第8-12页 |
| ·课题背景 | 第8-9页 |
| ·频率合成技术概述 | 第9-10页 |
| ·授时技术简介 | 第10页 |
| ·本文的主要研究内容以及论文安排 | 第10-12页 |
| 2. 数字锁相环技术及卫星授时技术研究 | 第12-22页 |
| ·数字锁相环技术 | 第12-18页 |
| ·锁相环原理与特点 | 第12-14页 |
| ·数字锁相环技术 | 第14页 |
| ·DDS原理 | 第14-16页 |
| ·DDS的组成以及优势 | 第16-17页 |
| ·DDS的频谱分析 | 第17-18页 |
| ·GPS授时技术 | 第18-22页 |
| ·时间科学技术 | 第19页 |
| ·GPS系统简介 | 第19-20页 |
| ·GPS授时及同步技术 | 第20-22页 |
| 3. 硬件电路及系统设计 | 第22-36页 |
| ·系统总体设计 | 第22-23页 |
| ·电源部分 | 第23-26页 |
| ·DDS电源 | 第24-25页 |
| ·FPGA电源 | 第25页 |
| ·其他模块电源 | 第25-26页 |
| ·AD9548系统电路 | 第26-27页 |
| ·模拟滤波器 | 第27页 |
| ·系统控制部分电路 | 第27-29页 |
| ·FPGA核心板电路 | 第27-28页 |
| ·通信电路 | 第28页 |
| ·扩展接口通信电路 | 第28-29页 |
| ·GPS模块电路 | 第29-31页 |
| ·项目中用到的GPS OEM板 | 第29-31页 |
| ·GPS OEM板板级电路设计 | 第31页 |
| ·峰峰值和频率测量 | 第31-34页 |
| ·峰峰值测量 | 第31-33页 |
| ·测频电路 | 第33-34页 |
| ·电路板PCB设计与调试 | 第34-36页 |
| ·电路板设计 | 第34页 |
| ·电路板的焊接调试 | 第34-36页 |
| 4. GPS授时系统设计 | 第36-48页 |
| ·授时方案设计 | 第36-37页 |
| ·基于FPGA的UART收发设计 | 第37-39页 |
| ·GPS数据流解码 | 第39-43页 |
| ·NMEA-0183通信标准格式 | 第39-41页 |
| ·NMEA-0183数据解码软件设计 | 第41-43页 |
| ·时间校准及时差修正 | 第43页 |
| ·液晶驱动 | 第43-46页 |
| ·GPS授时系统调试 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 5. 同步信号合成及测量 | 第48-69页 |
| ·AD9548芯片简介 | 第48-54页 |
| ·系统时钟 | 第49-50页 |
| ·参考信号 | 第50-51页 |
| ·DPLL内核简介 | 第51-54页 |
| ·时钟分配 | 第54页 |
| ·AD9548驱动软件的设计 | 第54-58页 |
| ·AD9548 SPI协议的数据格式 | 第55-56页 |
| ·AD9548基于FPGA驱动的设计 | 第56-58页 |
| ·AD9548配置 | 第58-61页 |
| ·频率和功率检测 | 第61-68页 |
| ·测量数据二进制数转ASCⅡ码 | 第61-62页 |
| ·频率测量 | 第62-66页 |
| ·峰值测量 | 第66-68页 |
| ·本章小结 | 第68-69页 |
| 6. 论文总结及展望 | 第69-71页 |
| ·本文总结 | 第69-70页 |
| ·系统的改进方向 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-74页 |
