帧间预测编码的FPGA设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 1 绪论 | 第10-19页 |
| ·课题背景及意义 | 第10-13页 |
| ·数字视频压缩的背景与意义 | 第10-11页 |
| ·FPGA 实现的意义 | 第11-13页 |
| ·课题研究现状及其优缺点 | 第13-16页 |
| ·技术发展现状及其优缺点 | 第13-14页 |
| ·硬件实现现状及其优缺点 | 第14-16页 |
| ·研究内容 | 第16-18页 |
| ·主要研究内容 | 第16-17页 |
| ·研究工作的不同 | 第17-18页 |
| ·论文结构框架 | 第18页 |
| ·小结 | 第18-19页 |
| 2 编码技术及其硬件实现原理 | 第19-32页 |
| ·视频预测编码系统 | 第19页 |
| ·数字视频格式 | 第19-21页 |
| ·预测编码技术原理 | 第21-28页 |
| ·数字视频编码标准 | 第22-24页 |
| ·视频编码技术 | 第24-26页 |
| ·帧预测编码技术 | 第26-28页 |
| ·FPGA 设计原则与方法 | 第28-31页 |
| ·小结 | 第31-32页 |
| 3 帧间预测编码的 FPGA 设计与实现 | 第32-68页 |
| ·系统软硬件结构 | 第32-34页 |
| ·硬件结构设计 | 第32-33页 |
| ·帧预测编码模块设计 | 第33-34页 |
| ·关键技术问题 | 第34页 |
| ·帧间预测编码的 FPGA 设计方法 | 第34-53页 |
| ·亮度整像素采集方法 | 第34-36页 |
| ·亚像素插值原理及方法 | 第36-41页 |
| ·运动补偿预测 | 第41-50页 |
| ·宏块划分方法 | 第43-44页 |
| ·搜索策略选择 | 第44-49页 |
| ·匹配准则选择 | 第49-50页 |
| ·变换方法 | 第50-53页 |
| ·帧间预测编码的 FPGA 模块实现 | 第53-62页 |
| ·采集模块设计 | 第53-55页 |
| ·6×6 插值模块 | 第55-59页 |
| ·基于块匹配三步搜索的运动估计模块 | 第59-62页 |
| ·整数变换模块 | 第62页 |
| ·时序电路设计 | 第62-66页 |
| ·模数/数模转换 | 第62-64页 |
| ·存储器 DDR SDRAM 设计 | 第64-65页 |
| ·UART 输出 PC | 第65-66页 |
| ·小结 | 第66-68页 |
| 4 实验结果验证与分析 | 第68-77页 |
| ·实验效果及分析 | 第68-73页 |
| ·系统显示 | 第68-70页 |
| ·1/4 像素精度处理 | 第70-72页 |
| ·串口显示 | 第72-73页 |
| ·资源利用与功耗分析 | 第73-76页 |
| ·小结 | 第76-77页 |
| 5 总结与展望 | 第77-81页 |
| ·总结 | 第77-79页 |
| ·工作总结 | 第77-78页 |
| ·技术总结 | 第78-79页 |
| ·系统优缺点 | 第79-80页 |
| ·展望 | 第80-81页 |
| 附录 | 第81-85页 |
| 参考文献 | 第85-93页 |
| 攻读硕士期间发表的论文及所取得的研究成果 | 第93-94页 |
| 致谢 | 第94页 |
