遥测系统中记忆重发电路设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·课题研究背景 | 第9页 |
| ·记忆重发遥测的发展现状 | 第9-11页 |
| ·课题研究目的和意义 | 第11-12页 |
| ·本论文主要内容 | 第12-14页 |
| 第二章 记忆重发电路设计原理与分析 | 第14-24页 |
| ·记忆重发电路设计方案 | 第14-17页 |
| ·采用合成编码技术的记忆重发电路设计与分析 | 第15-16页 |
| ·采用预留一个采编通道的记忆重发电路设计与分析 | 第16-17页 |
| ·记忆重发电路的设计原则及性能指标 | 第17-21页 |
| ·记忆时间与黑障时间的关系 | 第17-18页 |
| ·重发时间与通讯恢复时间的关系 | 第18-19页 |
| ·记忆重发方式 | 第19-21页 |
| ·记忆重发电路的主要性能指标 | 第21页 |
| ·记忆重发电路硬件电路设计 | 第21-23页 |
| ·控制电路芯片的选择 | 第22页 |
| ·存储器的选择 | 第22-23页 |
| ·上位机与通信接口 | 第23页 |
| ·本章小结 | 第23-24页 |
| 第三章 PCM 记忆重发模块电路设计 | 第24-48页 |
| ·记忆重发模块设计总体框图及工作流程 | 第24-26页 |
| ·记忆重发模块设计总体框图 | 第24-25页 |
| ·记忆重发模块工作流程 | 第25-26页 |
| ·时钟管理模块 | 第26-30页 |
| ·时间参数设计 | 第26页 |
| ·记忆重发时间与负延迟时间长度设计 | 第26-30页 |
| ·数据输出时钟频率设计 | 第30页 |
| ·记忆重发方式控制模块 | 第30-35页 |
| ·触发脉冲设计 | 第31-32页 |
| ·边记边发方式设计 | 第32-33页 |
| ·外部触发控制记忆重发方式设计 | 第33-35页 |
| ·负延迟存储设计 | 第35-38页 |
| ·负延迟触发方式介绍 | 第35-36页 |
| ·基于记忆转发电路的负延迟触发控制电路设计 | 第36-38页 |
| ·铁电存储器读写控制电路设计 | 第38-47页 |
| ·铁电存储器 | 第39-40页 |
| ·数据输入格式转换 | 第40-42页 |
| ·铁电存储器写控制电路设计 | 第42-44页 |
| ·铁电存储器读控制电路设计 | 第44-47页 |
| ·本章小结 | 第47-48页 |
| 第四章 参数控制模块设计 | 第48-51页 |
| ·参数控制模块设计原理 | 第48-49页 |
| ·串口控制模块设计 | 第48-49页 |
| ·数据译码器 | 第49页 |
| ·计算机软件界面设计 | 第49-51页 |
| 第五章 PCM 模拟信号源设计 | 第51-55页 |
| ·PCM 模拟信号源系统设计 | 第52-53页 |
| ·PCM 模拟源系统框图 | 第52页 |
| ·PCM 模拟源工作流程 | 第52-53页 |
| ·PCM 模拟源 VHDL 设计及仿真 | 第53-55页 |
| 第六章 实验测试结果与分析 | 第55-59页 |
| ·数据输出结果分析 | 第55-56页 |
| ·数据刷新率实验验证 | 第55-56页 |
| ·数据输出数据实验验证 | 第56页 |
| ·记忆存储时间与负延迟存储时间验证与分析 | 第56-58页 |
| ·结论 | 第58-59页 |
| 结论 | 第59-61页 |
| 参考文献 | 第61-64页 |
| 读硕士学位期间发表的论文 | 第64-65页 |
| 致谢 | 第65页 |
