嵌入IP核的FPGA互连结构设计
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第1章 引言 | 第7-10页 |
| ·FPGA概述 | 第7-8页 |
| ·FPGA结构研究 | 第8页 |
| ·工作重点 | 第8-9页 |
| ·论文组织 | 第9-10页 |
| 第2章 技术背景 | 第10-22页 |
| ·FPGA体系结构 | 第10-20页 |
| ·可编程逻辑资源结构描述 | 第11-14页 |
| ·基于查询表的可编程逻辑单元 | 第11-13页 |
| ·基于多路选择器的可编程逻辑单元 | 第13页 |
| ·基于与或阵列的可编程逻辑单元 | 第13-14页 |
| ·可编程互连资源结构描述 | 第14-20页 |
| ·平面式可编程互连结构 | 第14-17页 |
| ·层次式可编程互连结构 | 第17-19页 |
| ·IP互联结构 | 第19-20页 |
| ·FPGA CAD设计流程 | 第20-22页 |
| 第3章 可编程逻辑资源设计简介 | 第22-28页 |
| ·FDP250K可编程逻辑资源结构描述 | 第22-25页 |
| ·CLUSTER结构描述 | 第22-23页 |
| ·SLICE结构描述 | 第23-25页 |
| ·FDP250K可编程逻辑资源功能描述 | 第25-28页 |
| ·组合逻辑功能描述 | 第25-26页 |
| ·时序逻辑功能描述 | 第26-27页 |
| ·链路逻辑功能描述 | 第27-28页 |
| 第4章 基于混合型开关盒的可编程互连资源设计 | 第28-52页 |
| ·层次式互连资源设计概述 | 第28-32页 |
| ·传统开关盒结构的局限性 | 第29-32页 |
| ·混合型开关盒结构设计 | 第32-40页 |
| ·连通度矩阵与交换度 | 第32-33页 |
| ·评估流程 | 第33-37页 |
| ·面积模型 | 第35-36页 |
| ·延迟模型 | 第36-37页 |
| ·混合型开关盒评估 | 第37-38页 |
| ·混合型开关盒拓扑结构设计方法 | 第38-40页 |
| ·FDP250K通用互连资源设计评估 | 第40-47页 |
| ·CLUSTER内部局域互连结构评估 | 第40-42页 |
| ·CLUSTER外部分段式互连结构评估 | 第42-47页 |
| ·FDP250K互连资源电路设计 | 第47-52页 |
| ·CLUSTER内部局域互连电路结构 | 第48-50页 |
| ·CLUSTER外部分段式互连电路设计 | 第50-52页 |
| 第5章 IP核互联结构设计 | 第52-68页 |
| ·块 RAM结构 | 第52-58页 |
| ·端口说明 | 第53-54页 |
| ·块 RAM时序描述 | 第54-55页 |
| ·块 RAM结构设计 | 第55-58页 |
| ·FDP250K块 RAM互连结构 | 第58-60页 |
| ·RAM逻辑互联 | 第58-59页 |
| ·RAM级联互连 | 第59-60页 |
| ·FDP1000K块 RAM互连结构 | 第60-65页 |
| ·RAM逻辑互联 | 第61-63页 |
| ·RAM互联的电路结构 | 第63-65页 |
| ·硬件乘法器与互联 | 第65-68页 |
| 第6章 芯片版图与测试 | 第68-75页 |
| ·FDP250K芯片整体结构与版图设计 | 第68-71页 |
| ·FDP250K芯片测试平台 | 第71-73页 |
| ·FDP250K芯片测试结果 | 第73-75页 |
| 第7章 总结与展望 | 第75-77页 |
| ·工作总结 | 第75页 |
| ·工作展望 | 第75-77页 |
| 参考文献 | 第77-81页 |
| 致谢 | 第81-82页 |
