扩频接收机中同步技术的研究
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-9页 |
| 1 绪论 | 第9-13页 |
| ·课题研究背景和意义 | 第9-10页 |
| ·国内外研究现状 | 第10-12页 |
| ·扩频通信的发展现状 | 第10-11页 |
| ·扩频中同步技术的研究现状 | 第11-12页 |
| ·论文结构 | 第12-13页 |
| 2 相关技术和理论 | 第13-19页 |
| ·扩频频谱通信 | 第13-15页 |
| ·扩频频普通信原理 | 第13-14页 |
| ·直接序列扩频系统 | 第14页 |
| ·直扩系统中 QPSK 调制原理 | 第14-15页 |
| ·锁相技术理论 | 第15-17页 |
| ·锁相环基本原理 | 第15-16页 |
| ·环路性能指标 | 第16-17页 |
| ·信号采样理论 | 第17-18页 |
| ·香农采样定理 | 第17页 |
| ·带通采样定理 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 3 伪码同步技术的研究与实现 | 第19-41页 |
| ·伪随机序列 | 第19-24页 |
| ·伪随机码性质 | 第19-21页 |
| ·移位寄存序列 | 第21-22页 |
| ·m 序列 | 第22-24页 |
| ·伪码同步原理 | 第24-29页 |
| ·伪码捕获算法 | 第24-26页 |
| ·捕获的判决检测方法 | 第26-27页 |
| ·伪码同步跟踪环 | 第27-29页 |
| ·数字匹配滤波器的设计及仿真 | 第29-35页 |
| ·数字匹配滤波器原理 | 第29-31页 |
| ·数字匹配滤波器的设计 | 第31-33页 |
| ·数字匹配滤波器的 MATLAB 仿真 | 第33-35页 |
| ·基于 FPGA 伪码同步的实现 | 第35-39页 |
| ·伪码同步系统实现 | 第35-38页 |
| ·伪码检测概率分析 | 第38-39页 |
| ·本章小结 | 第39-41页 |
| 4 载波同步技术的研究与实现 | 第41-65页 |
| ·数字下变频技术 | 第41-44页 |
| ·数字混频器 | 第41-42页 |
| ·数控振荡器(NCO) | 第42-43页 |
| ·FIR 数字低通滤波器 | 第43-44页 |
| ·载波同步原理 | 第44-49页 |
| ·模拟 Costas 环的载波同步原理 | 第44-46页 |
| ·基于 QPSK 信号的数字 Costas 环 | 第46-48页 |
| ·数字环路滤波器分析 | 第48-49页 |
| ·数字 COSTAS 环的设计及仿真 | 第49-57页 |
| ·数字 Costas 环各模块的参数设计 | 第50-54页 |
| ·数字 Costas 环的 MATLBE 仿真 | 第54-57页 |
| ·数字 COSTAS 环的 FPGA 实现 | 第57-63页 |
| ·低通滤波器(LPF)模块实现 | 第57-58页 |
| ·数字环路滤波器(LF)模块实现 | 第58-59页 |
| ·数控振荡器(NCO)模块实现 | 第59-60页 |
| ·数字 Costas 环顶层模块的实现 | 第60-63页 |
| ·本章小结 | 第63-65页 |
| 5 硬件验证平台的设计及测试 | 第65-73页 |
| ·芯片选型 | 第65页 |
| ·硬件系统设计与实现 | 第65-69页 |
| ·电源模块设计 | 第66-67页 |
| ·时钟模块的设计 | 第67-68页 |
| ·系统总体设计及实现 | 第68-69页 |
| ·FPGA 平台的测试 | 第69-72页 |
| ·本章总结 | 第72-73页 |
| 6 总结与展望 | 第73-75页 |
| ·课题工作总结 | 第73页 |
| ·下一步研究方向 | 第73-75页 |
| 致谢 | 第75-77页 |
| 参考文献 | 第77-79页 |
| 附录 | 第79页 |
| A 作者在攻读硕士学位期间参与课题及成果 | 第79页 |
