| 摘要 | 第1-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第10-14页 |
| ·课题背景 | 第10-11页 |
| ·LDPC 码的研究现状 | 第11-13页 |
| ·论文研究的主要内容及结构安排 | 第13-14页 |
| 第二章 LDPC 码编译码的基本原理 | 第14-28页 |
| ·LDPC 码基础 | 第14-18页 |
| ·线性分组码 | 第14-15页 |
| ·LDPC 码及其图模型 | 第15-16页 |
| ·规则LDPC 码和不规则LDPC 码 | 第16-18页 |
| ·LDPC 码的编码算法 | 第18-21页 |
| ·传统编码算法 | 第18-19页 |
| ·全下三角形式的编码算法 | 第19-20页 |
| ·基于近似下三角矩阵的编码 | 第20-21页 |
| ·LDPC 码的译码算法 | 第21-26页 |
| ·比特翻转译码算法 | 第21-22页 |
| ·置信度传播译码算法 | 第22-24页 |
| ·最小和译码算法及其改进算法 | 第24-26页 |
| ·基于最小和算法的动态补偿译码算法 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第三章 高速数传系统中LDPC 译码器的关键技术 | 第28-46页 |
| ·LDPC 码的选择 | 第28-29页 |
| ·准循环LDPC 码 | 第29-35页 |
| ·准循环LDPC 码的定义 | 第29-30页 |
| ·准循环LDPC 码的构造 | 第30-31页 |
| ·准循环LDPC 码的变换 | 第31-35页 |
| ·准循环LDPC 码译码器的设计 | 第35-40页 |
| ·数据输入输出模块 | 第37页 |
| ·消息存储 | 第37页 |
| ·校验节点单元 | 第37-38页 |
| ·变量节点单元 | 第38-39页 |
| ·行列重排 | 第39-40页 |
| ·吞吐量的计算及其提高方法 | 第40-44页 |
| ·吞吐量 | 第40-41页 |
| ·通过提高硬件使用率提高吞吐量 | 第41-42页 |
| ·通过降低迭代次数提高吞吐量 | 第42-44页 |
| ·本章小结 | 第44-46页 |
| 第四章 高速LDPC 译码器的FPGA 实现与性能分析 | 第46-61页 |
| ·译码器设计与实现的软硬件平台 | 第46-48页 |
| ·软件工具 | 第46页 |
| ·硬件平台 | 第46-48页 |
| ·CCSDS 推荐的LDPC 码 | 第48-49页 |
| ·8PSK 调制解调与量化 | 第49-50页 |
| ·译码器的硬件实现 | 第50-56页 |
| ·数据输入输出控制 | 第51-52页 |
| ·数据存储 | 第52页 |
| ·校验节点单元的实现 | 第52-56页 |
| ·变量节点单元的实现 | 第56页 |
| ·译码器的实现结果及性能测试 | 第56-59页 |
| ·译码器的实现结果 | 第56-58页 |
| ·译码器误码性能测试 | 第58-59页 |
| ·本章小结 | 第59-61页 |
| 结束语 | 第61-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-68页 |
| 作者在学期间取得的学术成果 | 第68-69页 |
| 附录A （8176，7154）LDPC 码校验矩阵中循环矩阵参数 | 第69-70页 |
| 附录B （8176，7154）LDPC 码生成矩阵中循环矩阵参数 | 第70-71页 |
