| 摘要 | 第1-7页 |
| ABSTRACT | 第7-17页 |
| 第1章 绪论 | 第17-29页 |
| ·研究背景 | 第17-21页 |
| ·众核流处理器是半导体工艺发展的必然产物 | 第17-19页 |
| ·计算核粒度固定的局限性 | 第19-21页 |
| ·可重构众核流处理器设计的关键技术问题 | 第21-26页 |
| ·对应用中资源需求变化的响应能力 | 第21-23页 |
| ·对流式应用的描述与映射 | 第23-24页 |
| ·针对流应用特点的存储系统 | 第24-26页 |
| ·论文研究目标和主要工作 | 第26-27页 |
| ·论文结构 | 第27-29页 |
| 第2章 相关研究工作 | 第29-54页 |
| ·面向计算密集型应用的流体系结构 | 第29-41页 |
| ·流处理器Imagine及其衍生 | 第30-32页 |
| ·分片式流处理器TPA-PD | 第32-34页 |
| ·CELL处理器 | 第34-36页 |
| ·RAW和Tile64 | 第36-38页 |
| ·NVIDIA GPU及CUDA编程模型 | 第38-41页 |
| ·处理器片上可重构技术 | 第41-50页 |
| ·Voltron | 第42-44页 |
| ·CoreFusion | 第44-46页 |
| ·TFlex | 第46-48页 |
| ·Forwardflow | 第48-50页 |
| ·可重构众核流处理器设计趋势总结 | 第50-54页 |
| 第3章 可重构众核流处理器的程序执行模型 | 第54-76页 |
| ·流处理框架 | 第54-59页 |
| ·流处理的基本思想 | 第55-56页 |
| ·流体系结构模型 | 第56-57页 |
| ·应用程序的流化：以块分组加密算法为例 | 第57-59页 |
| ·流编程模型的选择 | 第59-63页 |
| ·层次化的线程组织 | 第61-62页 |
| ·层次化的存储模型 | 第62-63页 |
| ·众核流处理器的重构模式 | 第63-66页 |
| ·可重构众核流处理器的硬件基础 | 第63-65页 |
| ·可重构众核流处理器的性能评价 | 第65-66页 |
| ·流编程模型的映射方案 | 第66-68页 |
| ·类数据流驱动的执行模型与指令集架构 | 第68-73页 |
| ·基于超块结构的类数据流执行模型 | 第69-72页 |
| ·类数据流驱动的指令集设计 | 第72-73页 |
| ·编译支持 | 第73-75页 |
| ·小结 | 第75-76页 |
| 第4章 TPA-S：一种可重构众核流处理器体系结构 | 第76-102页 |
| ·引言 | 第76-77页 |
| ·物理核微结构设计 | 第77-88页 |
| ·计算单元 | 第78-79页 |
| ·超块级激进执行部件 | 第79-81页 |
| ·片上多级存储层次 | 第81-85页 |
| ·计算核流水线设计 | 第85-88页 |
| ·片上操作数网络 | 第88-93页 |
| ·互连拓扑 | 第88-90页 |
| ·路由节点设计 | 第90-92页 |
| ·路由节点的流水线与时序设计 | 第92-93页 |
| ·逻辑处理器重构机制 | 第93-100页 |
| ·逻辑处理器构造与超块结构映射 | 第93-95页 |
| ·分布式的执行控制 | 第95-96页 |
| ·存储资源的重配置 | 第96-99页 |
| ·逻辑处理器重构决策机制 | 第99-100页 |
| ·小结 | 第100-102页 |
| 第5章 可重构众核流处理器性能评测 | 第102-123页 |
| ·实验平台搭建 | 第102-107页 |
| ·编译工具链与软硬件划分 | 第102-103页 |
| ·TPA-S软件模拟器设计 | 第103-105页 |
| ·Benchmark选取 | 第105-107页 |
| ·TPA-S处理器性能评测 | 第107-121页 |
| ·总体性能评价 | 第107-110页 |
| ·物理核设计空间探索 | 第110-113页 |
| ·存储层次设计空间探索 | 第113-117页 |
| ·片上网络对程序执行性能的影响 | 第117-119页 |
| ·逻辑处理器可重构性能分析 | 第119-121页 |
| ·小结 | 第121-123页 |
| 第6章 可重构众核流处理器的片上二级缓存 | 第123-139页 |
| ·引言 | 第123-125页 |
| ·均匀一致的片上二级缓存设计 | 第125-128页 |
| ·均匀一致的片上二级缓存硬件结构设计 | 第125-126页 |
| ·均匀一致的片上二级缓存性能评估 | 第126-128页 |
| ·静态非均匀一致的片上二级缓存设计 | 第128-135页 |
| ·静态非均匀一致的片上二级缓存硬件结构设计 | 第128-130页 |
| ·物理地址映射方式 | 第130-131页 |
| ·片上互连结构 | 第131-133页 |
| ·Cache事务的处理 | 第133-134页 |
| ·静态非均匀一致的片上二级缓存性能评估 | 第134-135页 |
| ·Mesh-SNUCA架构片上二级缓存的重构 | 第135-137页 |
| ·小结 | 第137-139页 |
| 第7章 全文总结 | 第139-145页 |
| ·研究工作和成果 | 第139-142页 |
| ·主要创新 | 第142-143页 |
| ·进一步的工作 | 第143-145页 |
| 参考文献 | 第145-151页 |
| 致谢 | 第151-153页 |
| 在读期间发表的学术论文与取得的研究成果 | 第153-155页 |
| 在读期间参与的科研项目 | 第155页 |