| 第一章 绪论 | 第1-13页 |
| 1．1 国内外研究现状 | 第7-8页 |
| 1．2 VHDL的能力范围 | 第8页 |
| 1．3 VHDL的三种描述风格 | 第8-10页 |
| 1．4 何处可以得到有关VHDL的最新信息 | 第10页 |
| 1．5 小结 | 第10-13页 |
| 第二章 程序的总体设计 | 第13-17页 |
| 2．1 需求分析 | 第13-14页 |
| 2．2 编程环境与编程语言的选择 | 第14页 |
| 2．3 编译语言子集的划定的原则 | 第14-15页 |
| 2．4 程序的总体设计 | 第15-17页 |
| 第三章 符号表的组织及其管理 | 第17-25页 |
| 3．1 词法分析程序 | 第17页 |
| 3．2 VHDL语言编译器中层次问题及信息可见性问题 | 第17-18页 |
| 3．3 符号表的组织 | 第18-25页 |
| 3．3．1 符号表的数据结构 | 第19-23页 |
| 3．3．2 查填符号表 | 第23-25页 |
| 第四章 编译器内部表示模型 | 第25-37页 |
| 4．1 内部表示模型 | 第25-28页 |
| 4．2 CDFG模型 | 第28-37页 |
| 4．2．1 IF语句的表示 | 第29-30页 |
| 4．2．2 CASE语句的表示 | 第30页 |
| 4．2．3 循环语句的表示 | 第30-31页 |
| 4．2．4 过程调用语句的表示 | 第31-33页 |
| 4．2．5 进程语句的表示 | 第33-34页 |
| 4．2．6 NEXT、EXIT语句的表示 | 第34-35页 |
| 4．2．7 RETURN语句的处理 | 第35页 |
| 4．2．8 NULL语句的表示： | 第35-37页 |
| 第五章 CDFG的生成 | 第37-53页 |
| 5．1 建立中间代码的数据结构； | 第37-39页 |
| 5．2 中间代码的连接算法 | 第39-47页 |
| 5．3 反编译器的生成 | 第47-53页 |
| 第六章 逻辑分析仪软件部分的实现 | 第53-67页 |
| 6．1 需求分析 | 第53-55页 |
| 6．2 系统分析 | 第55-56页 |
| 6．3 整体设计 | 第56页 |
| 6．4 逻辑分析仪软件设计 | 第56-67页 |
| 第七章 总结 | 第67-69页 |
| 致 谢 | 第69-71页 |
| 附录1 VHDL语言子集之基本语句列表 | 第71-79页 |
| 附录2 VHDL词法 | 第79-81页 |
| 参考文献 | 第81-83页 |