| 摘要 | 第1-13页 |
| Abstract | 第13-15页 |
| 第一章 绪论 | 第15-23页 |
| ·北京正负电子对撞机和北京谱仪 | 第15-17页 |
| ·北京正负电子对撞机升级工程 | 第17-18页 |
| ·BESⅢ探测器简介 | 第18-19页 |
| ·本论文的工作 | 第19-21页 |
| 参考文献 | 第21-23页 |
| 第二章 BESⅢ TOF触发判选的物理背景与目标 | 第23-43页 |
| ·BESⅢ的飞行时间测量系统 | 第23-28页 |
| ·BESⅢ中的TOF探测器 | 第23-27页 |
| ·粒子物理实验中的探测器简介 | 第23-24页 |
| ·BESⅢ谱仪的探测器组成 | 第24-25页 |
| ·BESⅢ的TOF方案 | 第25-27页 |
| ·BESⅢ TOF前端读出电子学系统 | 第27-28页 |
| ·BESⅢ的触发判选系统 | 第28-33页 |
| ·BESⅡ的触发判选系统 | 第29-30页 |
| ·触发判选系统的发展 | 第30-31页 |
| ·BESⅢ的触发系统结构 | 第31-33页 |
| ·BESⅢ TOF子触发系统的任务 | 第33-41页 |
| ·BESⅢ闪烁体位置与编号 | 第34-36页 |
| ·触发判选的一些基本考虑 | 第36-37页 |
| ·双层TOF考虑 | 第36页 |
| ·TOF击中信息出现时刻的不确定性 | 第36-37页 |
| ·相邻单元连续击中考虑 | 第37页 |
| ·TOF子触发系统的输入 | 第37-38页 |
| ·TOF子触发条件信息 | 第38-39页 |
| ·TOF子触发位置信息 | 第39-40页 |
| ·DAQ系统读出数据 | 第40-41页 |
| 参考文献 | 第41-43页 |
| 第三章 BESⅢ TOF子触发系统的设计方案 | 第43-63页 |
| ·BESⅡ的TOF子触发系统 | 第43-44页 |
| ·国际上一些大型实验的设计经验 | 第44-48页 |
| ·Belle的TOF子触发系统设计和实现 | 第44-46页 |
| ·Alice的TOF子触发系统设计和实现 | 第46-48页 |
| ·TOF子触发系统实现的基本考虑 | 第48-49页 |
| ·TOF子触发系统的系统级设计方案 | 第49-61页 |
| ·基于VME系统的设计 | 第49-52页 |
| ·在线数据获取总线的选择 | 第49-50页 |
| ·VME总线标准简介 | 第50页 |
| ·CBLT传输 | 第50-52页 |
| ·对VME系统的控制 | 第52页 |
| ·可重构系统的实现 | 第52-54页 |
| ·系统间高速数据实时传输方式的选择 | 第54-56页 |
| ·击中信息的传输 | 第54-55页 |
| ·位置信息的传输 | 第55-56页 |
| ·触发条件信息的传输 | 第56页 |
| ·TOF子触发定时和控制 | 第56-58页 |
| ·TOF子触发系统结构 | 第58-61页 |
| ·9U TOF触发模块 | 第58-59页 |
| ·后插数据传输模块 | 第59-61页 |
| 参考文献 | 第61-63页 |
| 第四章 BESⅢ TOF子触发系统的电子学设计 | 第63-111页 |
| ·9U TOF子触发模块的设计 | 第63-93页 |
| ·系统控制电路 | 第63-67页 |
| ·VME接口 | 第64-65页 |
| ·内部总线接口 | 第65-66页 |
| ·触发处理控制子模块 | 第66页 |
| ·PS配置子模块 | 第66-67页 |
| ·击中信息的输入 | 第67-76页 |
| ·TOF前端电子学系统数据传输测试模块的设计 | 第68页 |
| ·并串/串并传输控制的实现 | 第68-71页 |
| ·击中信息的本地同步 | 第71-72页 |
| ·并串/串并传输的延时不确定现象 | 第72-74页 |
| ·多通道不同步以及数据摇摆问题的解决 | 第74-76页 |
| ·预处理电路 | 第76-78页 |
| ·击中信息在线模拟 | 第77-78页 |
| ·内部总线接口与控制 | 第78页 |
| ·触发处理电路 | 第78-83页 |
| ·预处理在线模拟 | 第79-80页 |
| ·触发控制 | 第80页 |
| ·触发处理FPGA的选择 | 第80-83页 |
| ·时钟电路 | 第83-85页 |
| ·时钟源 | 第83页 |
| ·时钟分配 | 第83-84页 |
| ·系统时钟延迟 | 第84-85页 |
| ·电源电路 | 第85-89页 |
| ·9U TOF触发模块元器件功耗计算 | 第85-86页 |
| ·系统电源芯片的选择 | 第86-87页 |
| ·9U TOF触发模块的总功耗 | 第87-88页 |
| ·各种电平接口考虑 | 第88-89页 |
| ·各部分FPGA的配置实现 | 第89-93页 |
| ·系统控制FPGA的配置 | 第89-90页 |
| ·预处理FPGA的配置 | 第90-91页 |
| ·触发处理FPGA的配置 | 第91-92页 |
| ·远程配置FPGA的实现 | 第92-93页 |
| ·后插数据传输模块的设计 | 第93-98页 |
| ·触发处理结果信息的输入 | 第94页 |
| ·触发条件信息的扇出(电平转换电路) | 第94页 |
| ·位置信息的扇出(并串转换电路) | 第94-97页 |
| ·径迹配对系统数据接收测试模块的设计 | 第95-96页 |
| ·LVDS并串/串并转换传输的实现 | 第96页 |
| ·位置信息的接收端本地同步 | 第96页 |
| ·多通道LVDS并串/串并传输同步数据的获取 | 第96-97页 |
| ·传输控制电路 | 第97页 |
| ·时钟电路 | 第97-98页 |
| ·电源电路 | 第98页 |
| ·TOF子触发系统的信号完整性设计考虑 | 第98-107页 |
| ·电路设计的一些基本考虑 | 第98-102页 |
| ·电源滤波 | 第99页 |
| ·电源旁路 | 第99-100页 |
| ·传输线匹配方面的考虑 | 第100-102页 |
| ·PCB设计考虑 | 第102-107页 |
| ·PCB板叠层考虑 | 第102-104页 |
| ·阻抗控制 | 第104页 |
| ·PCB布线考虑 | 第104-105页 |
| ·保证信号完整性的其它一些措施 | 第105-107页 |
| 参考文献 | 第107-111页 |
| 第五章 BESⅢ TOF子触发系统触发判选功能的实现 | 第111-131页 |
| ·TOF子触发系统通道分布 | 第111-114页 |
| ·触发判选流程和控制 | 第114-119页 |
| ·获得消除不确定现象的击中信息 | 第115-116页 |
| ·触发信息的获取 | 第116-118页 |
| ·触发信息的判选 | 第118-119页 |
| ·TOF击中信息的数据处理流程 | 第119页 |
| ·触发逻辑的具体实现 | 第119-126页 |
| ·VHDL简介 | 第120页 |
| ·TOF触发系统中的逻辑设计 | 第120-121页 |
| ·组合逻辑的实现 | 第121-126页 |
| ·桶部组合逻辑的实现 | 第121-124页 |
| ·端盖组合逻辑的实现 | 第124-126页 |
| ·触发判选的模式选择和参数设置 | 第126-127页 |
| ·有效触发事例数据读出格式 | 第127-130页 |
| 参考文献 | 第130-131页 |
| 第六章 BESⅢ TOF子触发系统的测试与验证 | 第131-145页 |
| ·TOF子触发系统的在线模拟测试与验证 | 第131-137页 |
| ·模拟方法 | 第131-132页 |
| ·仿真数据格式 | 第132-134页 |
| ·模拟实现和结果 | 第134-137页 |
| ·与TOF前端电子学系统之间的联调 | 第137-140页 |
| ·与TOF前端电子学后插数据传输模块之间的数据传输测试 | 第138页 |
| ·与TOF前端电子学数据传输测试模块之间的联调 | 第138-140页 |
| ·与总触发系统的联调 | 第140-141页 |
| ·与径迹配对系统数据接收测试模块之间的联调 | 第141-144页 |
| ·传输可靠性的验证 | 第141-143页 |
| ·多通道位置信息传输的验证 | 第143-144页 |
| 参考文献 | 第144-145页 |
| 结束语 | 第145-147页 |
| 附录一 VME背板自定义功能总线 | 第147-148页 |
| 附录二 TOF触发系统的VME寄存器定义 | 第148-157页 |
| 一、基本的VME控制寄存器定义 | 第148-149页 |
| 二、基本的VME命令寄存器定义 | 第149-152页 |
| 三、基本的VME状态寄存器定义 | 第152-156页 |
| 四、基本的VME数据寄存器定义 | 第156-157页 |
| 附录三 9U TOF触发模块数据接收通道的定义和分布 | 第157-159页 |
| 附录四 论文中一些模块的实物照片 | 第159-167页 |
| 一、9U TOF触发模块 | 第159-161页 |
| 二、TOF触发系统后插数据传输模块 | 第161-163页 |
| 三、径迹配对系统数据接收测试模块 | 第163-164页 |
| 四、TOF前端电子学系统数据传输测试模块 | 第164-165页 |
| 五、TOF前端电子学系统后插数据传输模块 | 第165-167页 |
| 攻读博士学位期间的论文成果 | 第167-168页 |
| 致谢 | 第168页 |
