一种双输入视频处理系统的设计与实现
摘要 | 第1-5页 |
ABSTRACT | 第5-8页 |
1 绪论 | 第8-12页 |
·课题概述 | 第8页 |
·课题的研究目的和意义 | 第8-9页 |
·国内外研究现状和发展趋势 | 第9-10页 |
·论文的研究内容及安排 | 第10-12页 |
2 系统总体结构的设计 | 第12-16页 |
·现有的图像处理系统介绍 | 第12页 |
·基于 DSP 的系统总体结构 | 第12-13页 |
·视频处理系统的总体结构 | 第13-15页 |
·本章小结 | 第15-16页 |
3 系统结构设计与内部功能定义 | 第16-39页 |
·数据处理模块功能描述 | 第16-17页 |
·标准数据流格式 | 第17-19页 |
·系统的体系结构设计 | 第19-20页 |
·图像缩放原理及算法 | 第20-32页 |
·缩放模块的结构 | 第32-33页 |
·视频处理系统结构及内部功能定义 | 第33-37页 |
·数据流处理流程 | 第37-38页 |
·本章小结 | 第38-39页 |
4 数据处理系统VLSI 设计实现 | 第39-52页 |
·数据处理系统VLSI 实现 | 第39-47页 |
·数据处理系统设计的仿真和测试 | 第47-50页 |
·视频处理系统的特点 | 第50-51页 |
·本章小结 | 第51-52页 |
5 视频处理系统的FPGA 验证方案 | 第52-61页 |
·FPGA 的设计实现 | 第52-53页 |
·FPGA 验证板硬件接口的应用 | 第53-56页 |
·FPGA 验证方案设计 | 第56-58页 |
·FPGA 验证 | 第58-60页 |
·本章小结 | 第60-61页 |
6 总结 | 第61-62页 |
致谢 | 第62-63页 |
参考文献 | 第63-67页 |
附录 Verilog HDL 代码的层次结构 | 第67页 |