| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-11页 |
| ·课题背景和来源 | 第8-9页 |
| ·课题意义 | 第9-10页 |
| ·论文内容和结构 | 第10-11页 |
| 第二章 OFDM基带系统整体设计 | 第11-25页 |
| ·OFDM简介 | 第11-13页 |
| ·OFDM调制原理 | 第13-17页 |
| ·OFDM基带调制解调系统整体设计 | 第17-24页 |
| ·扰码模块 | 第17-18页 |
| ·RS码模块 | 第18-19页 |
| ·卷积码模块 | 第19页 |
| ·16QAM映射 | 第19-20页 |
| ·IFFT/FFT模块 | 第20-22页 |
| ·加循环前缀 | 第22-23页 |
| ·基带成形滤波器模块 | 第23-24页 |
| ·OFDM系统参数选择原则 | 第24-25页 |
| 第三章 基于 VERILOG HDL进行FPGA设计 | 第25-33页 |
| ·FPGA设计 | 第25-28页 |
| ·数字设计方法简介 | 第25-26页 |
| ·FPGA设计流程介绍 | 第26-28页 |
| ·Verilog HDL语言介绍 | 第28-29页 |
| ·FPGA芯片介绍 | 第29-33页 |
| 第四章 RS码编码器和译码器的设计及实现 | 第33-52页 |
| ·BCH码简介 | 第33-38页 |
| ·BCH码编码原理 | 第33-34页 |
| ·BCH码的时域迭代译码 | 第34-38页 |
| ·RS码编码器设计和实现 | 第38-44页 |
| ·RS码编码器结构 | 第38-40页 |
| ·基于 Verilog HDL设计 RS码编码器 | 第40-43页 |
| ·设计仿真结果 | 第43-44页 |
| ·RS码译码器设计 | 第44-52页 |
| ·伴随式计算器设计 | 第44-45页 |
| ·关键方程计算电路设计 | 第45-49页 |
| ·钱搜索电路和福尼算法电路设计 | 第49-50页 |
| ·译码输出电路设计 | 第50页 |
| ·RS译码器设计结果 | 第50-52页 |
| 第五章 基带成形滤波器设计及实现 | 第52-71页 |
| ·数字滤波器介绍 | 第52-57页 |
| ·IIR数字滤波器设计 | 第53-54页 |
| ·FIR数字滤波器设计 | 第54-57页 |
| ·基带成形滤波原理 | 第57-59页 |
| ·发送端平方根升余弦滚降滤波器(SRRC)的设计 | 第59-63页 |
| ·发送端平方根升余弦滚降滤波器的实现 | 第63-69页 |
| ·SRRC滤波器的整体结构 | 第63-65页 |
| ·SRRC滤波器具体实现 | 第65-69页 |
| ·SRRC滤波器实现结果 | 第69-71页 |
| 第六章 总结 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 学术论文撰写及录用声明 | 第75-76页 |
| 致谢 | 第76-77页 |