FPGA资源动态重构及低功耗研究
| 摘要 | 第1-5页 |
| Abstract | 第5-13页 |
| 第1章 绪论 | 第13-28页 |
| ·课题背景 | 第13页 |
| ·研究动机 | 第13-15页 |
| ·现场可编程门阵列(FPGA) | 第15-17页 |
| ·可编程逻辑发展简史 | 第16页 |
| ·可编程逻辑术语 | 第16-17页 |
| ·FPGA结构详述 | 第17-22页 |
| ·逻辑资源 | 第19-20页 |
| ·布线网格 | 第20-22页 |
| ·低功耗技术介绍 | 第22-26页 |
| ·降低功耗的设计技巧 | 第22-24页 |
| ·减少开关活动量的设计方法 | 第24-25页 |
| ·减少毛刺与流水作业 | 第25页 |
| ·降低频繁开关转换信号的逻辑深度 | 第25-26页 |
| ·研究目标 | 第26-27页 |
| ·论文结构 | 第27页 |
| ·本章小结 | 第27-28页 |
| 第2章 FPGA及其动态重构低功耗 | 第28-35页 |
| ·FPGA动态可重构技术 | 第28页 |
| ·可重构计算 | 第28-29页 |
| ·动态重构设计假设 | 第29页 |
| ·动态可重构的一些概念 | 第29-30页 |
| ·动态重构的设计方法 | 第30-32页 |
| ·基于FPGA动态可重构的优化算法 | 第32-33页 |
| ·遗传算法 | 第32页 |
| ·局部评估算法 | 第32-33页 |
| ·FPGA动态重构低功耗 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 第3章 VPR概述 | 第35-48页 |
| ·VPR框架 | 第35-36页 |
| ·原始的VPR | 第35页 |
| ·改进的VPR | 第35-36页 |
| ·FPGA架构假设 | 第36-47页 |
| ·逻辑块结构 | 第36-38页 |
| ·布线结构 | 第38-45页 |
| ·时钟分布网络 | 第45-47页 |
| ·本章小结 | 第47-48页 |
| 第4章 FPGA低功耗方法 | 第48-61页 |
| ·FPGA低功耗设计 | 第48-50页 |
| ·FPGA设计中的低功耗技术 | 第48-49页 |
| ·系统级节省功耗途径 | 第49-50页 |
| ·功率估计方法 | 第50-55页 |
| ·仿真功率分析技术 | 第51-53页 |
| ·概率统计功率分析技术 | 第53-55页 |
| ·结构模型 | 第55-57页 |
| ·基本逻辑结构 | 第55-56页 |
| ·布线结构 | 第56-57页 |
| ·功耗评估构架 | 第57页 |
| ·功耗模型 | 第57-59页 |
| ·结果与讨论 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 第5章 FPGA动态资源重构低功耗方法 | 第61-82页 |
| ·活动量产生 | 第61-64页 |
| ·转换密度信号模型 | 第61-62页 |
| ·转换密度模型的样值计算 | 第62-63页 |
| ·滤波器 | 第63-64页 |
| ·活动估计器实现 | 第64页 |
| ·功率估计 | 第64-77页 |
| ·电容模型 | 第64-66页 |
| ·动态功率 | 第66-73页 |
| ·短路功率 | 第73-75页 |
| ·漏电流功率 | 第75-77页 |
| ·FPGA动态重构的功耗估计 | 第77-79页 |
| ·实验结果与结论 | 第79-81页 |
| ·本章小结 | 第81-82页 |
| 第6章 FPGA布线通道与面积效率的关系 | 第82-91页 |
| ·布线面积与功耗 | 第82-85页 |
| ·问题的提出 | 第85-86页 |
| ·修改的VPR实验平台 | 第86-88页 |
| ·模拟结果和总结 | 第88-90页 |
| ·本章小结 | 第90-91页 |
| 第7章 总结与展望 | 第91-95页 |
| ·系统特点 | 第91-93页 |
| ·创新点 | 第92-93页 |
| ·各创新点的进一步分析 | 第93页 |
| ·工作展望 | 第93-94页 |
| ·本章小结 | 第94-95页 |
| 参考文献 | 第95-102页 |
| 攻读学位期间发表的学术论文 | 第102-103页 |
| 致谢 | 第103-104页 |
| 个人简历 | 第104页 |
