系统芯片SOC的逻辑BIST研究
| 第一章 绪论 | 第1-18页 |
| ·研究的背景和意义 | 第13-14页 |
| ·国内外研究现状 | 第14-15页 |
| ·课题的来源 | 第15页 |
| ·本文研究的主要内容和创新之处 | 第15-18页 |
| 第二章 内建自测试的研究 | 第18-30页 |
| ·内建自测试(BIST) | 第18-23页 |
| ·BIST基本概念 | 第18页 |
| ·内建自测试的结构 | 第18-19页 |
| ·BIST测试向量生成 | 第19-22页 |
| ·BIST测试响应分析 | 第22-23页 |
| ·BIST优点 | 第23页 |
| ·线性反馈移位寄存器(LFSR)的介绍 | 第23-30页 |
| ·标准LFSR和公式 | 第23-25页 |
| ·LFSR的测试向量长度和检测概率 | 第25-27页 |
| ·取模LFSR和公式 | 第27-28页 |
| ·本原多项式 | 第28-30页 |
| 第三章 系统芯片SOC单核测试的研究 | 第30-41页 |
| ·背景介绍 | 第30页 |
| ·折叠控制器工作原理及相关概念的介绍 | 第30-33页 |
| ·折叠计算的定义 | 第30页 |
| ·折叠集、折叠种子及折叠关系定义 | 第30-31页 |
| ·折叠控制器的工作原理 | 第31-33页 |
| ·一种控制折叠计数状态转移的BIST方案 | 第33-39页 |
| ·现有SOC测试方案的分析 | 第33-35页 |
| ·一种控制折叠计数状态转移的BIST方案 | 第35-37页 |
| ·本方案建议的解压结构 | 第37-38页 |
| ·整体综合过程 | 第38-39页 |
| ·实验结果与分析 | 第39-41页 |
| 第四章 逻辑BIST中低功耗测试的研究 | 第41-47页 |
| ·背景知识 | 第41-42页 |
| ·CMOS电路中功耗估算 | 第42-43页 |
| ·常见功耗降低的策略 | 第43-44页 |
| ·一种新的低功耗混合BIST策略 | 第44-46页 |
| ·整体方案的提出 | 第44-45页 |
| ·该方案的解压结构 | 第45-46页 |
| ·实验结果与分析 | 第46-47页 |
| 第五章 系统芯片SOC多核测试的研究 | 第47-53页 |
| ·SOC芯片测试的特点 | 第47页 |
| ·目前SOC芯片多核测试方案的介绍 | 第47-48页 |
| ·一种基于总线的SOC多核测试方案 | 第48-51页 |
| ·相关知识介绍 | 第48-49页 |
| ·基于总线的SOC多核测试方案 | 第49-51页 |
| ·该方案的解压结构 | 第51页 |
| ·实验结果与分析 | 第51-53页 |
| 第六章 总结与展望 | 第53-55页 |
| ·总结 | 第53-54页 |
| ·展望 | 第54-55页 |
| 参考文献 | 第55-60页 |
| 附录 | 第60页 |
| 附录一.在校期间发表的论文 | 第60页 |
| 附录二.在校期间参与的科研项目 | 第60页 |
| 附录三.实验环境及编制的软件 | 第60页 |
