首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--大规模集成电路、超大规模集成电路论文

系统芯片SOC的逻辑BIST研究

第一章 绪论第1-18页
   ·研究的背景和意义第13-14页
   ·国内外研究现状第14-15页
   ·课题的来源第15页
   ·本文研究的主要内容和创新之处第15-18页
第二章 内建自测试的研究第18-30页
   ·内建自测试(BIST)第18-23页
     ·BIST基本概念第18页
     ·内建自测试的结构第18-19页
     ·BIST测试向量生成第19-22页
     ·BIST测试响应分析第22-23页
     ·BIST优点第23页
   ·线性反馈移位寄存器(LFSR)的介绍第23-30页
     ·标准LFSR和公式第23-25页
     ·LFSR的测试向量长度和检测概率第25-27页
     ·取模LFSR和公式第27-28页
     ·本原多项式第28-30页
第三章 系统芯片SOC单核测试的研究第30-41页
   ·背景介绍第30页
   ·折叠控制器工作原理及相关概念的介绍第30-33页
     ·折叠计算的定义第30页
     ·折叠集、折叠种子及折叠关系定义第30-31页
     ·折叠控制器的工作原理第31-33页
   ·一种控制折叠计数状态转移的BIST方案第33-39页
     ·现有SOC测试方案的分析第33-35页
     ·一种控制折叠计数状态转移的BIST方案第35-37页
     ·本方案建议的解压结构第37-38页
     ·整体综合过程第38-39页
   ·实验结果与分析第39-41页
第四章 逻辑BIST中低功耗测试的研究第41-47页
   ·背景知识第41-42页
   ·CMOS电路中功耗估算第42-43页
   ·常见功耗降低的策略第43-44页
   ·一种新的低功耗混合BIST策略第44-46页
     ·整体方案的提出第44-45页
     ·该方案的解压结构第45-46页
   ·实验结果与分析第46-47页
第五章 系统芯片SOC多核测试的研究第47-53页
   ·SOC芯片测试的特点第47页
   ·目前SOC芯片多核测试方案的介绍第47-48页
   ·一种基于总线的SOC多核测试方案第48-51页
     ·相关知识介绍第48-49页
     ·基于总线的SOC多核测试方案第49-51页
     ·该方案的解压结构第51页
   ·实验结果与分析第51-53页
第六章 总结与展望第53-55页
   ·总结第53-54页
   ·展望第54-55页
参考文献第55-60页
附录第60页
 附录一.在校期间发表的论文第60页
 附录二.在校期间参与的科研项目第60页
 附录三.实验环境及编制的软件第60页

论文共60页,点击 下载论文
上一篇:TGM3、SLP-2基因在食管鳞状细胞癌中的表达差异分析以及同临床病理的关系
下一篇:有机分子激光喇曼光谱偏振特性的实验研究