伪插值任意波形合成模块设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-13页 |
| ·研究背景及意义 | 第9-10页 |
| ·国内外研究现状 | 第10-11页 |
| ·设计指标及要求 | 第11页 |
| ·本论文主要研究内容和章节安排 | 第11-13页 |
| 第二章 伪插值直接数字波形合成原理及总体方案 | 第13-33页 |
| ·直接数字波形合成原理 | 第13-17页 |
| ·DDWS 直接数字波形合成技术 | 第14-15页 |
| ·DDFS 直接数字频率合成技术 | 第15-16页 |
| ·DDWS 和DDFS 的任意波形合成原理比较 | 第16-17页 |
| ·基于伪插值的任意波形合成方法 | 第17-26页 |
| ·真插值任意波形合成原理 | 第17-19页 |
| ·伪插值任意波形合成原理 | 第19-26页 |
| ·总体方案设计 | 第26-32页 |
| ·基于单片集成化DDS 芯片的方案 | 第27-29页 |
| ·基于ASCI 芯片实现伪插值合成方法 | 第29-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 伪插值任意波形合成模块硬件系统设计 | 第33-51页 |
| ·电源模块设计 | 第34-35页 |
| ·时钟模块设计 | 第35-37页 |
| ·波形存储模块电路设计 | 第37-39页 |
| ·数模转换模块设计 | 第39-46页 |
| ·普通工作模式 | 第41页 |
| ·Mix 工作模式 | 第41-43页 |
| ·RZ 工作模式 | 第43-46页 |
| ·AD9747 满量程输出电流设置 | 第46页 |
| ·差分转单端电路设计 | 第46-48页 |
| ·数据叠加模块电路设计 | 第48-50页 |
| ·其他相关电路设计 | 第50页 |
| ·本章小结 | 第50-51页 |
| 第四章 功能模块设计 | 第51-66页 |
| ·译码模块设计 | 第51-53页 |
| ·时钟输入模块设计 | 第53-54页 |
| ·累加器模块设计 | 第54-59页 |
| ·波形存取模块设计 | 第56-58页 |
| ·DAC 控制模块设计 | 第58-59页 |
| ·中央处理模块软件设计 | 第59-62页 |
| ·写入波形 | 第59-60页 |
| ·监控程序 | 第60-61页 |
| ·读出波形 | 第61-62页 |
| ·时钟校正分析 | 第62-66页 |
| ·Quartus II 时序约束 | 第62-65页 |
| ·AD9954 时钟相位调节 | 第65-66页 |
| 第五章 系统调试与测试 | 第66-71页 |
| ·各电路模块调试 | 第66-67页 |
| ·电源电路调试 | 第66页 |
| ·累加器模块调试 | 第66-67页 |
| ·DAC 调试 | 第67页 |
| ·测试方法与注意事项 | 第67页 |
| ·程序下载 | 第67页 |
| ·FPGA 不工作 | 第67页 |
| ·系统验证 | 第67-71页 |
| ·频率分辨率测试 | 第67-68页 |
| ·输出波形测试 | 第68-71页 |
| 第六章 结论与展望 | 第71-73页 |
| ·论文总结 | 第71页 |
| ·本文主要创新点 | 第71-72页 |
| ·后续工作的发展方向 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 附录 | 第76-77页 |
| 攻读硕士期间取得的研究成果 | 第77-78页 |
