高性能算术逻辑部件研究与全定制设计
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章绪论 | 第11-16页 |
| ·课题研究背景 | 第11-12页 |
| ·国内外相关研究 | 第12-13页 |
| ·课题主要工作 | 第13-14页 |
| ·课题研究成果 | 第14-15页 |
| ·文章的组织 | 第15-16页 |
| 第二章加法器算法及相关理论 | 第16-26页 |
| ·加法器相关研究 | 第16-20页 |
| ·并行前缀算法分析 | 第20-25页 |
| ·本章小结 | 第25-26页 |
| 第三章并行加法器分析与优化设计 | 第26-35页 |
| ·并行前缀加法器研究与比较 | 第26-29页 |
| ·性能向量 | 第29-31页 |
| ·高速并行加法器算法优化设计 | 第31-34页 |
| ·本章小结 | 第34-35页 |
| 第四章算术逻辑部件结构设计 | 第35-45页 |
| ·算术逻辑指令 | 第35-37页 |
| ·算术逻辑部件输入输出 | 第37-38页 |
| ·算术逻辑部件结构设计 | 第38-41页 |
| ·核心加法器结构设计与优化 | 第41-44页 |
| ·本章小结 | 第44-45页 |
| 第五章电路设计与建模分析 | 第45-60页 |
| ·算术逻辑部件电路结构 | 第45-48页 |
| ·逻辑功效 | 第48-51页 |
| ·电路参数计算 | 第51-54页 |
| ·时序分析与电路优化 | 第54-58页 |
| ·模拟与分析 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第六章版图设计与模拟 | 第60-69页 |
| ·全定制版图设计流程 | 第60-61页 |
| ·布局规划 | 第61-63页 |
| ·单元版图设计 | 第63-64页 |
| ·全局版图设计 | 第64-66页 |
| ·模拟与分析 | 第66-68页 |
| ·本章小结 | 第68-69页 |
| 第七章算术逻辑部件内建自测试研究 | 第69-78页 |
| ·内建自测试技术 | 第69页 |
| ·单元级故障模型 | 第69-70页 |
| ·测试码产生策略 | 第70-75页 |
| ·内建自测试结构 | 第75-77页 |
| ·本章小结 | 第77-78页 |
| 第八章结束语 | 第78-80页 |
| ·全文工作总结 | 第78-79页 |
| ·未来工作展望 | 第79-80页 |
| 致谢 | 第80-81页 |
| 攻读硕士期间发表和撰写的论文 | 第81-82页 |
| 参考文献 | 第82-85页 |
