| 第一章 绪论 | 第1-17页 |
| ·模拟集成电路设计的意义 | 第15-16页 |
| ·本文的章节安排和主要内容 | 第16-17页 |
| 第二章 模拟集成电路的电路和版图设计流程 | 第17-31页 |
| ·模拟集成电路的电路设计流程 | 第17-25页 |
| ·模拟集成电路设计的仿真工具 | 第17-20页 |
| ·Spectre的仿真类型 | 第17-19页 |
| ·Spectre的元器件模型 | 第19-20页 |
| ·Cadence环境下模拟集成电路的仿真设计流程 | 第20-25页 |
| ·模拟集成电路的版图设计和物理验证 | 第25-31页 |
| ·版图的整体布局 | 第25-26页 |
| ·绘制单元版图及互连时的注意事项 | 第26-27页 |
| ·物理验证 | 第27-31页 |
| ·几何规则检查 | 第27-29页 |
| ·网表一致性检查 | 第29-30页 |
| ·说明 | 第30-31页 |
| 第三章 锁相环概述 | 第31-38页 |
| ·锁相环发展历史和基本分类 | 第31页 |
| ·锁相环工作原理概述 | 第31-35页 |
| ·环路的稳定性参数 | 第35-36页 |
| ·DPLL概述 | 第36-38页 |
| 第四章 CPPLL环路的设计 | 第38-83页 |
| ·概述 | 第38-39页 |
| ·CPPLL环路的模块划分 | 第39-40页 |
| ·鉴相环节的原理与设计 | 第40-52页 |
| ·经典的PFD电路 | 第40-42页 |
| ·鉴相环节原理 | 第42-43页 |
| ·鉴相环节设计 | 第43-52页 |
| ·VCO原理与设计 | 第52-75页 |
| ·采用环形振荡器的VCO原理 | 第52-55页 |
| ·VCO的原理与设计 | 第55-75页 |
| ·CPPLL的相位传输函数和LF的设计 | 第75-80页 |
| ·“PFD+CP+LF”的线性模型 | 第75-76页 |
| ·CPPLL的相位传输函数和LF的设计 | 第76-80页 |
| ·MFD原理与设计 | 第80-83页 |
| ·内置分频器对CPPLL环路的影响 | 第80-81页 |
| ·内置分频器电路MFD的设计 | 第81-83页 |
| 第五章 环路非理想效应的修正和时钟发生器的总体设计 | 第83-103页 |
| ·环路的非理想效应及其解决方案 | 第83-95页 |
| ·CP中影响vcont的电荷共享效应 | 第83-90页 |
| ·Jitter与窄复位脉冲 | 第90-95页 |
| ·锁相环时钟发生器的总体设计 | 第95-103页 |
| ·电流基准设计 | 第95-100页 |
| ·后分频器RFD的设计 | 第100页 |
| ·锁相环频率合成器的原理 | 第100-101页 |
| ·锁相环时钟发生器的总体设计 | 第101-103页 |
| 结束语 | 第103-104页 |
| 参考文献 | 第104-106页 |