| 第一章 引言 | 第1-9页 |
| ·研究背景 | 第6-7页 |
| ·研究目标和研究内容 | 第7页 |
| ·本论文的组织结构 | 第7-9页 |
| 第二章 DVB码流PC接收系统体系结构 | 第9-13页 |
| ·DVB码流基于PC接收系统分层体系结构 | 第9页 |
| ·系统总体结构框图及软硬件模块功能分析 | 第9-13页 |
| ·硬件模块组成与功能 | 第9-11页 |
| ·软件模块组成与功能 | 第11-13页 |
| 第三章 DVB码流基于PC接收技术分析 | 第13-47页 |
| ·PCI总线接口技术 | 第13-21页 |
| ·总线的主要参数 | 第13页 |
| ·PCI总线标准 | 第13-21页 |
| ·FPGA／CPLD应用与开发技术 | 第21-25页 |
| ·FPGA／CPLD特点分析 | 第22页 |
| ·Verilog HDL硬件描述语言 | 第22-25页 |
| ·Windows WDM设备驱动程序应用与开发技术 | 第25-39页 |
| ·Windows 2000操作系统体系结构概述 | 第25-28页 |
| ·WDM设备驱动程序概述 | 第28页 |
| ·WDM设备驱动程序结构分析 | 第28-36页 |
| ·DMA驱动程序设计 | 第36-39页 |
| ·MPEG-2编码标准和系统层解复用原理分析 | 第39-47页 |
| ·MPEG-2运动图象压缩编码标准简介 | 第39页 |
| ·MPEG-2系统层协议规范 | 第39-43页 |
| ·TS流的系统层复用及解复用技术 | 第43-47页 |
| 第四章 DVB码流PC接收系统硬件模块设计 | 第47-59页 |
| ·DVB码流PCI接收卡总体结构 | 第47页 |
| ·PCI接收卡TS流输入接口 | 第47-48页 |
| ·DC-DC变换电路 | 第48页 |
| ·本地时钟产生电路 | 第48页 |
| ·本地时钟分路驱动电路 | 第48页 |
| ·基于PLX9054的总线转换接口电路 | 第48-54页 |
| ·PCI接口实现方案 | 第48-49页 |
| ·PLX9054内部结构 | 第49-50页 |
| ·PLX9054性能分析 | 第50页 |
| ·PLX9054工作机制 | 第50-54页 |
| ·基于系统设计要求的PLX9054工作流程 | 第54页 |
| ·PCI接口配置电路 | 第54页 |
| ·系统复位电路 | 第54页 |
| ·基于双端口RAM的高速缓存电路 | 第54-56页 |
| ·基于CPLD EPM3256的本地总线主控逻辑 | 第56-59页 |
| 第五章 DVB码流PC接收系统软件模块设计 | 第59-70页 |
| ·基于PLX9054 PCI接收卡WDM设备驱动程序设计 | 第59-63页 |
| ·DVB码流软件解复用程序设计 | 第63-68页 |
| ·系统主程序总体工作流程 | 第64页 |
| ·软件解复用模块总体结构 | 第64-65页 |
| ·软件解复用的实现 | 第65-68页 |
| ·驱动程序与高层解复用程序的通信 | 第68-70页 |
| 第六章 系统测试与结果分析 | 第70-78页 |
| ·硬件模块测试与结果分析 | 第70-76页 |
| ·软件模块测试与结果分析 | 第76-77页 |
| ·结论 | 第77-78页 |
| 结束语 | 第78-79页 |
| 附录 | 第79-82页 |
| 参考文献 | 第82-84页 |
| 致谢 | 第84-85页 |
| 个人简历 | 第85页 |
| 攻读学位期间发表的学术论文 | 第85页 |