| 摘要 | 第1-12页 |
| ABSTRACT | 第12-14页 |
| 第一章 引言 | 第14-21页 |
| ·课题研究背景及意义 | 第14页 |
| ·课题相关研究 | 第14-19页 |
| ·数字信号处理器概述 | 第14-16页 |
| ·DSP芯片中主机接口的发展及应用 | 第16-18页 |
| ·DSP系统级验证概述 | 第18-19页 |
| ·本文主要研究工作 | 第19-20页 |
| ·论文组织结构 | 第20-21页 |
| 第二章 FT-C55LP的体系结构概述 | 第21-39页 |
| ·指令系统概述 | 第21-26页 |
| ·FT-C55LP的指令集 | 第21-22页 |
| ·指令分类 | 第22-23页 |
| ·寻址模式 | 第23-26页 |
| ·FT-C55LP DSP的总体架构 | 第26-35页 |
| ·FT-C55LP的超哈佛总线结构 | 第27-28页 |
| ·FT-C55LP存储结构 | 第28-29页 |
| ·FT-C55LP的CPU结构 | 第29-34页 |
| ·FT-C55LP片内外设 | 第34-35页 |
| ·FT-C55LP流水线结构和功能 | 第35-38页 |
| ·FT-C55LP的流水线结构 | 第35-36页 |
| ·FT-C55LP对支持并行指令的流水线结构 | 第36-37页 |
| ·流水线保护 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第三章 增强型主机接口(EHPI)的设计与实现 | 第39-66页 |
| ·主机接口的基本功能概述 | 第39-41页 |
| ·8位主机接口功能与结构概述 | 第39-40页 |
| ·增强型主机接口的功能概述 | 第40-41页 |
| ·增强型主机接口总体设计 | 第41-53页 |
| ·增强型主机接口总体结构设计 | 第41-42页 |
| ·EHPI与主机的接口功能的设计 | 第42页 |
| ·EHPI复用DMA控制器通道的功能设计 | 第42-46页 |
| ·EHPI可访问存储器的说明 | 第46-47页 |
| ·EHPI内部寄存器的功能设计 | 第47页 |
| ·EHPI复位加载与中断功能的设计实现 | 第47-50页 |
| ·模块划分与模块接口信号的定义 | 第50-53页 |
| ·EHPI的模块设计与实现 | 第53-62页 |
| ·H HPI模块的设计 | 第53-56页 |
| ·H DMA模块设计 | 第56-61页 |
| ·H HPIC模块的设计 | 第61-62页 |
| ·EHPI的功能验证 | 第62-65页 |
| ·复位过程的验证 | 第62页 |
| ·主机非自增模式下读写过程的验证 | 第62-63页 |
| ·主机连续自增模式读写过程的验证 | 第63-64页 |
| ·主机和DSP之间互相发送中断请求的验证 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第四章 FT-C55LP验证的策略与验证平台的设计 | 第66-81页 |
| ·系统级验证概述 | 第66页 |
| ·FT-C55LP的验证策略 | 第66-71页 |
| ·测试向量规划 | 第66-68页 |
| ·验证平台策略 | 第68-69页 |
| ·激励产生和结果分析策略 | 第69-70页 |
| ·验证环境的建立 | 第70-71页 |
| ·基于EHPI的验证平台的实现 | 第71-78页 |
| ·测试模型功能分析 | 第71-72页 |
| ·测试平台核心部分设计 | 第72-74页 |
| ·外围模型的设计 | 第74-77页 |
| ·辅助工具 | 第77-78页 |
| ·CPU核的验证流程 | 第78-80页 |
| ·本章小结 | 第80-81页 |
| 第五章 FT-C55LP的系统级验证 | 第81-90页 |
| ·FT-C55LP系统级验证方案 | 第81-83页 |
| ·指令系统的验证 | 第81-82页 |
| ·存储器访问的验证 | 第82页 |
| ·外设的验证 | 第82-83页 |
| ·典型测试程序的验证 | 第83页 |
| ·初始化测试 | 第83-85页 |
| ·指令系统的验证 | 第85-87页 |
| ·典型应用程序的验证结果及评价 | 第87-89页 |
| ·本章小结 | 第89-90页 |
| 第六章 结束语 | 第90-92页 |
| ·课题工作总结 | 第90页 |
| ·未来工作展望 | 第90-92页 |
| 致谢 | 第92-93页 |
| 参考文献 | 第93-96页 |
| 作者在学期间取得的学术成果 | 第96-97页 |
| 附录A DMA的全局控制寄存器 | 第97页 |